騰華半導(dǎo)體公司的高端半導(dǎo)體設(shè)計(jì)服務(wù)分公司Silicon Logic Engineering Inc. (SLE)日前宣布，已開發(fā)出用于ASIC或FPGA設(shè)計(jì)、可發(fā)放許可的Interlaken協(xié)議IP內(nèi)核。

       SLE的Interlaken IP內(nèi)核具有可升級(jí)性，其早期版本可通過(guò)接口提供10Gbps至60+Gbps的帶寬。將來(lái)的版本將提供120Gbps以上的帶寬。憑借可升級(jí)性，Interlaken非常適合于未來(lái)的多代網(wǎng)絡(luò)交換機(jī)、路由器及存儲(chǔ)設(shè)備。通過(guò)將SERDES速度(3.125Gbps至6.375Gbps)與不同數(shù)量(1至24)的SERDES波道結(jié)合，即可實(shí)現(xiàn)可升級(jí)性。

       SLE的Interlaken IP內(nèi)核經(jīng)專門設(shè)計(jì)及測(cè)試，可與多種ASIC及FPGA技術(shù)輕松融合，可與大多數(shù)技術(shù)供應(yīng)商提供的現(xiàn)成SERDES一同使用。使用供應(yīng)商特定且技術(shù)成熟的SERDES，能讓SLE客戶將Interlaken IP內(nèi)核快速融入客戶選擇的技術(shù)中。

       開放式Interlaken規(guī)范由Cortina Systems及思科系統(tǒng)共同編寫，以提供比先前協(xié)議更具擴(kuò)展性的芯片至芯片接口協(xié)議。Interlaken綜合通用SPI4.2及XAUI接口的優(yōu)點(diǎn)，既具有SPI4.2的信道化及每個(gè)信道流量控制功能，還通過(guò)使用高速SERDES技術(shù)減少芯片I/O管腳的數(shù)量(類似于XAUI)。

       產(chǎn)品購(gòu)買信息

       SLE發(fā)放許可的Interlaken IP可通過(guò)SLE的銷售網(wǎng)絡(luò)購(gòu)買。對(duì)于銷售相關(guān)的疑問(wèn)，請(qǐng)聯(lián)系銷售部，發(fā)送郵件至sales@siliconlogic.com或撥打1-908-580-1870聯(lián)系SLE。

       來(lái)源：電子工程專輯