引 言 

　　通用串行總線(Universal Serial Bus)從誕生發展到今天，USB協議已從1．1過渡到2．O，作為其重要指標的設備傳輸速度，從1．5 Mbps；的低速和12 Mbps的全速，提高到如今的480 Mbps的高速。USB接口以其速度快、功耗低、支持即插即用、使用安裝方便等優點得到了廣泛的應用。目前，市場上以USB2．0為接口的產品越來越多，繪制滿足USB2．0協議高速數據傳輸要求的PCB板對產品的性能、可靠性起著極為重要的作用，并能帶來明顯的經濟效益。

　　USB2．0接口是目前許多高速數據傳輸設備的接口，實踐表明：在高速USB主、從設備的研發過程中，正確設計PCB板能充分發揮USB2．O高速性能。但是，若PCB板設計不當，則傳輸速率可能根本達不到預期目的，甚至會導致高速USB2．0設備只能工作在全速狀態。

　　下面介紹USB2．0設備高速數據傳輸PCB板設計。

　　1 USB2．0接口差分信號線設計

　　USB2．0協議定義由兩根差分信號線(D+、D-)傳輸高速數字信號，的傳輸速率為480 Mbps。差分信號線上的差分電壓為400 mV，差分阻抗(Zdiff)為90(1±O．1)Ω。在設計PCB板時，控制差分信號線的差分阻抗對高速數字信號的完整性是非常重要的，因為差分阻抗影響差分信號的眼圖、信號帶寬、信號抖動和信號線上的干擾電壓。差分線2D模型如圖1所示。

　　差分線由兩根平行繪制在PCB板表層(頂層或底層)發生邊緣耦合效應的微帶線(Microstrip)組成的，其阻抗由兩根微帶線的阻抗及其和決定，而微帶線的阻抗(Zo)由微帶線線寬(W)、微帶線走線的銅皮厚度(T)、微帶線到近參考平面的距離(H)以及PCB板材料的介電常數(Er)決定，其計算公式為：Zo={87/sqrt(Er+1．41)]}ln[5．98H/(0．8W+T)]。影響差分線阻抗的主要參數為微帶線阻抗和兩根微帶線的線間距(S)。當兩根微帶線的線間距增加時，差分線的耦合效應減弱，差分阻抗增大；線間距減少時，差分線的耦合效應增強，差分阻抗減小。差分線阻抗的計算公式為：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微帶線和差分線的計算公式在O．1<W／H<2．0以及0．2<S／H<3．0的情況下成立。為了獲得比較理想的信號質量和傳輸特性，高速USB2．0設備要求PCB板的疊層數至少為4層，可以選擇的疊層方案為：頂層(信號層)、地層、電源層和底層(信號層)。不推薦在中間層走信號線，以免分割地層和電源層的完整性。普通PCB板的板厚為1．6 mm，信號層上的差分線到近參考平面的距離H大約為11mil，走線的銅皮厚度T大約為O．65mil，填充材料一般為FR-4，介電常數Er為4．2。在H、T和Er已確定的條件下，由差分線2D阻抗模型以及微帶線和差分線阻抗計算公式可以得到合適的線寬W和線間距S。當W=16mil，S=7mil時，Zdiff=87Ω。但通過上述公式來推導合適的走線尺寸的計算過程比較復雜，借助PCB阻抗控制設計軟件Polar可以很方便的得到合適的結果，由Polar可以得到當W=11mil，S=5mil時，Zdiff=92.2Ω。

　　在繪制USB2．O設備接口差分線時，應注意以下幾點要求：

　?、僭谠季謺r，應將USB2．O芯片放置在離地層近的信號層，并盡量靠近USB插座，縮短差分線走線距離。

　　②差分線上不應加磁珠或者電容等濾波措施，否則會嚴重影響差分線的阻抗。

　?、廴绻鸘SB2．O接口芯片需串聯端電阻或者D+線接上拉電阻時．務必將這些電阻盡可能的靠近芯片放置。

　?、軐SB2．O差分信號線布在離地層近的信號層。

　　⑤在繪制PCB板上其他信號線之前，應完成USB2．0差分線和其他差分線的布線。

　?、薇３諹SB2．O差分線下端地層完整性，如果分割差分線下端的地層，會造成差分線阻抗的不連續性，并會增加外部噪聲對差分線的影響。

　　⑦在USB2．0差分線的布線過程中，應避免在差分線上放置過孔(via)，過孔會造成差分線阻抗失調。如果必須要通過放置過孔才能完成差分線的布線，那么應盡量使用小尺寸的過孔，并保持USB2．0差分線在一個信號層上。

　?、啾ＷC差分線的線間距在走線過程中的一致性，使用Cadence繪圖時可以用shove保證，但在使用Protel繪圖時要特別注意。如果在走線過程中差分線的間距發生改變，會造成差分線阻抗的不連續性。

　?、嵩诶L制差分線的過程中，使用45°彎角或圓弧彎角來代替90°彎角，并盡量在差分線周圍的150 mil范圍內不要走其他的信號線，特別是邊沿比較陡峭的數字信號線更加要注意其走線不能影響USB差分線。

　?、獠罘志€要盡量等長，如果兩根線長度相差較大時，可以繪制蛇行線增加短線長度。

　　2 USB2.0總線接口端電源線和地線設計

　　USB接口有5個端點，分別為：USB電源(VBUS)、D-、D+、信號地(GND)和保護地(SHIELD)。上面已經介紹過如何設計D+、D-差分信號了，正確設計USB總線電源、信號地和保護地對USB系統的正常工作也是同樣重要的。

　　USB電源線電壓為5 V，提供的電流為500mA，應將電源線布置在靠近電源層的信號層上，而不是布置在與USB差分線所在的相同層上，線寬應在30 mil以上，以減少它對差分信號線的干擾?，F在很多廠家的USB從控制芯片工作電壓為3．3 V，當其工作在總線供電模式時，需要3．3～5 V的電源轉換芯片，電源轉換芯片的輸出端應盡量靠近USB芯片的電壓輸入端，并且電源轉換芯片的輸入和輸出端都應加大容量電容并聯小容量電容進行濾波。當USB從控制芯片工作在自供電的模式時，USB電源線可以串聯一個大電阻接到地。

　　USB接口的信號地應與PCB板上的信號地接觸良好，保護地可以放置在PCB板的任何一層上，它和信號地分割開，兩個地之間可以用一個大電阻并聯一個耐壓值較高的電容，如圖2所示。

　　保護地和信號地之間的間距不應小于25mil，以減少兩個地之間的邊緣耦合作用。保護地不要大面積覆銅，一根100mli寬度的銅箔線就已能滿足保護地的功能需要了。

　　在繪制USB電源線、信號地和保護地時，應注意以下幾點：

　?、賃SB插座的1、2、3、4腳應在信號地的包圍范圍內，而不是在保護地的包圍范圍內。

　?、赨SB差分信號線和其他信號線在走線的時候不應與保護地層出現交疊。

　　③電源層和信號地層在覆銅的時候要注意不應與保護地層出現交疊。

　?、茈娫磳右刃盘柕貙觾瓤s20D，D為電源層與信號地層之間的距離。

　?、萑绻罘志€所在層的信號地需要大面積覆銅，注意信號地與差分線之間要保證35 mil以上的間距，以免覆銅后降低分線的阻抗。

　　⑥在其他信號層可以放置一些具有信號地屬性的過孔，增加信號地的連接性，縮短信號電流回流路徑。

　　⑦在USB總線的電源線和PCB板的電源線上，可以加磁珠增加電源的抗干擾能力。

　　3 USB2．0其他信號的拓撲結構設計

　　USB2．O提供高達480 Mbps的傳輸速率，因此芯片需要外接一個較高頻率的晶振，例如Cypress公司的CY7C68013需要外接1個24 MHz的晶振。晶振應盡量靠近USB芯片的時鐘輸入腳，時鐘線不能跨越USB2．0的差分線，晶振下不要布置任何信號線，并且在時鐘線周圍應覆有完整的信號地，以降低時鐘線對其他信號線的干擾，特別是對差分線的干擾。在繪制USB芯片與其他芯片相連的數據線時，應保證線間距不小于8mil。

　　結語

　　按EMC、EMI原理和信號完整性要求設計的USB2．0設備PCB板，傳輸速率可以達到300 Mbps以上。高速數字信號傳輸PCB板設計是一個比較復雜的領域，對設計人員的要求比較高，設計周期也比較長。