摘要：介紹了一種基于DSP+FPGA結構的小波圖像處理系統設計方案，以高性能數字信號處理器ADSP—BF535作為核心，結合現場可編程門陣列FPGA，實現了實時數字圖像處理。
關鍵詞：數字信號處理FPGA圖像處理小波變換
小波分析是近年迅速發展起來的新興學科，與Fourier分析和Gabor變換相比，小波變換是時間(空間)頻率的局部化分析，它通過伸縮平移運算對信號逐步進行多尺度細化，終達到高頻處時間細分和低頻處頻率細分，能自動適應時頻信號分析的要求，從而可聚焦到信號的任意細節．解決了Fourier分析不能解決的許多問題。目前許多小波算法的軟件實現已經很成熟了，但是很難達到實時性的效果。而在硬件方面，隨著數字信號處理器(DSP)和現場可編程門陣列器件(FPGA)的發展，采用DSP+FPGA的數字硬件系統顯示出其優越性，可以把二者的優點結合在一起，兼顧速度和靈活性，因此DSP+FPGA結構正愈來愈得到人們的重視，應用的領域也越來越廣泛。DSP+FPGA系統的優點是結構靈活，有較強的通用性，適合于模塊化設計，從而能夠提高算法效率；同時其開發周期較短，系統容易維護和擴展，適合實時信號處理。所以本文介紹的系統設計就是基于DSP+FPGA結構的小波圖像處理系統。
1 圖像處理系統的組成
1.1 系統整體硬件構架
DSP+FPGA系統的核心由DSP芯片和現場可編程門陣列FPGA以及外圍的輔助電路，如存儲器、先進先出(FIFO)器件及Flash ROM等組成。外圍電路輔助核心電路進行工作。DSIP和FPGA各自帶有RAM，用于存放處理過程所需要的數據及中間結果。Flash ROM中存儲DSP執行程序和FPGA的配置數據。FIFO器件則用于實現信號處理中常用的一些操作，如延時線、順序存儲等。系統方案考慮了系統處理的實時性、硬件系統的規模及系統調試的難度等因素，其整體框架如圖l所示。
1.2 處理器簡介
ADSP-BF535(簡稱BF535)是美國AD公司和Intel公司于2001年底聯合推出的一款定點DSP，屬于Blackfin系列產品。BF535具有RISC指令結構，運作高效，性能優異，主頻工作在350MHz。有兩個40位的乘加器和兩個32位的算術邏輯單元，四個8位的視頻處理單元，十六個地址尋址單元。DSP內部集成了308KB的RAM，并有豐富的外部接口，如SDRAM、PCI、USB、SPI、同步和異步串口等。芯片內部設計了“看門狗”和多種定時器，可充分滿足軟件工程的穩定性設計要求。而且BF535可動態地控制電壓輸入，調整運行頻率．減少芯片功耗，十分適合于移動產品的設計。
1.3 外部存儲器的設計
Blackfin DSP的結構體系將存儲器構造成統一的4GB地址空間，用32位地址尋址。包括內部存儲器、外部存儲器、PCI地址空間和I／O控制寄存器在內的所有資源，在這個統一的地址空間中獨自占據各自的一段。
外部存儲器通過外部接口總線進行讀取。該接口提供一個無縫連接，多可接4個SDRAM和4個異步存儲裝置(Flash、EPROM、ROM、SRAMq及存儲映射I／O裝置。
存儲器的設計首先要考慮存儲器的速度、類型、容量是否能滿足運算要求以及性價比如何。本系統中擴展了外部存儲器，用到了SDRAM(用來在算法運算過程中對圖像數據的緩存)。與PCI33兼容的SDRAM控制器多可以設置為四個地址空間相連的SDRAM存儲塊，每個存儲塊的大小可為16～128MB，所以可訪問512MB的RAM。每個存儲塊都可以獨立配置，并且與鄰近塊連續而不必考慮存儲塊的大小和位置。這使得內核可以把所有SDRAM都看作有單一、連續的物理地址空間。本系統中ADSP-BF535與SDRAM的接口如圖2所示。
.jpg)
異步存儲器接口選用了雙端口RAM作為圖像數據從FPCA到DSP之間的傳輸，通過對DMA控制寄存器的設定，圖像數據以DMA方式向DSP傳輸。選用F1ash作為程序存儲器。BF535與Flash的接口如圖3所示，系統上電后程序從Hash以DMA方式自舉到內部程序RAM中，應用程序在內部程序RAM全速運行。 2.2 二維圖像的小波分解與重構 重構的過程是分解的逆過程，與分解的過程類似。圖5為DWT圖像重構的實際計算框圖，其中向上的箭頭表示示插樣或行插樣，即在奇數列或奇數行插入O值。
2.3 小波算法在BF535上的實現 2.4 小波變換在數字圖像處理中的應用
1.4 模/數轉換部分
高速A／D變換對采集到的信號數字化后，將模擬圖像信號轉換為數字圖像信號，存入圖像存儲器中。A／D變換器采用AD9042，其采樣頻率可達40MHz。精度為12位，輸入信號范圍為±2V。
1.5 通信接口部分
BF535的UART是與PC機的標準異步串口兼容的全雙工外設，它有兩個相互獨立的uART，UART在串行和并行格式之問轉換數據，通信接口部分由一個RS422和一個RS232串口組成。中心控制器通過串口發送指控指令，實時數字圖像處理系統對目標處理數據進行修正和規范化處理，并迭出符臺規定格式的處理數據。
1.6 FPGA在系統中的使用
系統采用Xilinx公司的SpartanⅡ系列的FPGA芯片，并且用FPGA實現FIFO及擴展串口的功能。時序控制由現場可編程門陣列FPGA實現，其實現的主要功能有：(1)產生DSP訪問的地址譯碼與控制。(2)產生DMA端口訪問DSP所需的控制信號。(3)產生OSP的復位信號。(4)產生A/D轉換器的轉換控制時序，包括SCLK(串行時鐘)和CONV(轉換控制)。(5)產生串口的接收幀同步信號。
系統使用FPCA可以減少外圍芯片的數量，而且可以比較方便地修改設計方案，為以后系統的擴展提供了空間。
2 二維小波分析在圖像處理中的應用
數字圖像處理的目的就是對數字化后的圖像進行某些運算或處理，以提高圖像的質量或達到人們所要求的預期結果。小波變換用于圖像處理是小波變換應用比較多的領域之一。由于圖像是二維信號，因此，應用的小波分析工具是二維小波變換。小波變換在圖像處理上的應用主要是將空間或時間域上的信號(數據)變換到小波域上，成為多層次的小波系數。然后根據小波基的特性，分析小波系數特點，針對不同需求，結合常規的圖像處理方法或更符臺小波特點的方法來處理小波系數，再對處理后的小波系數進行逆變換，得到所需的目標圖像。
2.1 二雛離散小誼變換的一般形式
二維離散小波變換的一般形式可以表達為：
從一幅N×N的圖像開始，N是2的冪。若j=O，尺度2=2°=1，即為原始圖像的尺度，j的值每次增大都使尺度加倍，而使分辨率減半。圖像可以依據二維小波按如下方式擴展：在變換的每一層次上，圖像都被分解為四個1/4太小的圖像．這四個圖像中的每一個都是由原圖與一個小渡基圖像的內積后，再經過在x1、x2方向都進行了兩倍的間隔抽樣后而生成的。
圖4為分解的實際計算框圖，圖中cA為低頻系數，cD(h)、cD(v)、cD(d)為高頻系數，LD為低通分解濾波器，HD為高通分解濾波器，向下的箭頭表示隔行或隔列抽樣，保留偶數行或列，行列以O開始。
.jpg)
圖像處理的小波算法在BP535上實現。AD公司提供了一套完整的ADSP—BF535軟硬件開發工具，包括仿真器、評估板和Visual DSP++開發環境。小波算法在BF535上實現的主要步驟如下：
(1)用C語言編程實現算法。
(2)使用Visual DSP++的C/C++編譯器，將C源程序編譯成目標文件。
(3)根據產生的目標文件，分析結果及源程序結構，并優化源代碼。
(4)應用ADSF-_BF535評估板進行運算時間評估。
(5)重復上述步驟，直至達到系統實時性的要求為止，然后下載到目標板。
在實驗中，甩小波算法對256×256像素的圖像進行邊緣特征提取、增強、融合、銳化、平滑等處理，算法分析結果如表l所示。可得出結論，使用BF535可以實現小波圖像算法，并且其速度滿足實時性的要求。
小渡變換在圖像處理中的應用主要有圖像壓縮、圖像的去噪、圖像的增強、圖像分割、圖像特征描述和圖像重建等。
本文介紹了應用數字信號處理器ADSP—BF535和現場可編程門陣列FPGA，設計了小波圖像處理系統，并用ADSFl_BF535實現了小波算法。分析DSP片上資源和運行時間的結果表明，其速度可滿足實時性的要求，可以在本系統中使用小波算法來處理實時圖像信號，為硬件系統的設計提供了保證。小波分析由于具有良好的時頻局部化性能，已經在信號分析、圖像處理、語音合成、故障診斷、地質勘探等領域取得一系列重要應用。而且各種快速有效的算法也促進了小波分析在實際系統中的應用。由于DSP速度越來越快，成本越來越低，FPGA的容量越來越大，使得DSP+FPGA組成的系統成為解決系統設計的重要選擇方案之一，應用領域非常廣泛。