半導體業者正積極開發新一代極低功耗的SoC，相較于現今電壓約1伏特(V)的標準制程，超低電壓制程可降至0.7或0.3～0.4伏特，讓系統單芯片(SoC)動態功耗縮減一半甚至十分之一，以發揮系統電源利用率。由于芯片動態功耗與其工作頻率、電壓平方值息息相關，因此晶圓代工廠、矽智財(IP)和IC設計業者也紛紛投入布局超低電壓制程，并分頭從制程控制和電路設計著手，加速實現以更低電壓運作，且效能及良率穩定的物聯網SoC。

目前市場上的超低耗電(ULP)技術平臺規格與物聯網要求還有一段差距，以MCU為例，目前業界雖可藉由軟體實現多元省電模式，但實際上MCU在各種工作頻率下，仍以相同電壓運行，因此還是有一定的動態功耗；未來芯片商導入超低電壓制程，才能在硬體設計層面就大幅降低動態功耗，發揮更大的節能效益。

從行動世代跨入物聯網時代，半導體產業至少須達成功耗僅十分之一的制程技術，方能滿足下游IC設計、模組廠，以及系統業者提升產品電源效率的殷切需求，促進萬物聯網的愿景加速來臨。

針對超低功耗物聯網SoC，半導體廠除了朝更先進的20、16奈米制程邁進外，亦須基于芯片動態功耗與電壓平方成正比的通用算式，進一步投資發展0.3～0.4伏特超低電壓制程，以設計出工作電壓僅0.3伏特，動態功耗也隨電壓下降，等比例降至約十分之一(0.3伏特平方約0.09伏特)的SoC。

目前一線晶圓代工廠、電子設計自動(EDA)工具商、IP供應商和IC設計業者皆加碼展開超低電壓制程研究，足見該技術已蔚為顯學。為接軌此一設計潮流，卡位物聯網商機，眾多開發商馬不停蹄投入布局超低電壓制程控制、設計方法、芯片電路和邏輯架構等專利，并已將位準轉換器(Level Shift)、鎖相回路(PLL)等SoC周邊電源管理方案納入考量，全力推動超低電壓制程商用腳步。

此外，資料轉換器在物聯網裝置不定時擷取到外界資訊時，必須不斷開啟、關閉以解析資料再休眠，若透過制程改善，讓資料轉換器以更低的電壓和頻率啟動，對節省系統電源將有莫大助益。

總而言之，超低電壓(ULV)制程將成物聯網發展的關鍵技術。以滿足物聯網應用對更低耗電量的要求。應對物聯網裝置設計挑戰。