今年Mentor Graphics的技術大會上，該公司董事長兼CEO Walden C. Rhines（Wally）進行了《硅芯片安全：物聯(lián)網推動者》的主題演講，闡述了物聯(lián)網時代芯片安全的重要意義，以及EDA廠商所面臨的機遇與挑戰(zhàn)。

傳統(tǒng)的芯片廠商多通過產品固件或軟件執(zhí)行安全防護功能，而系統(tǒng)廠商則傾向于直接采用第三方的嵌入式軟件進行防護。在未來的物聯(lián)網環(huán)境中，這樣的安全防護方式將會漏洞百出。特別是在系統(tǒng)單芯片、微控制器加大導入開放式IP的趨勢下，安全隱患可能一開始就存在于芯片底層了。“由于硬件的安全越來越成為信任問題的根源，未來EDA公司將會把更多的精力放在幫助用戶解決芯片安全的問題上，而這要求轉變在芯片設計和驗證過程中的思維模式。”Wally表示，“傳統(tǒng)的EDA角色是先設計，然后驗證芯片能否實現(xiàn)預期功能。而創(chuàng)建安全的硅芯片，就需要在驗證環(huán)節(jié)確保芯片不要做不期望的事情。”

在廣泛且復雜的硬件設計鏈中，SoC的設計復雜度在不斷提升。根據行業(yè)數據統(tǒng)計顯示，平均每顆SoC使用超過80個IP核，其中有70%以上的IP核是復用的，又有1/4的IP是外部開發(fā)的，這使得每一個IP都有可能暴露在黑客的視野范圍內。其中，硬件木馬的檢測和預防，被Wally視為位的安全問題。在一個系統(tǒng)級方案的實現(xiàn)過程中，硬件是信任的基礎，而EDA工具是解決安全問題的核心。Wally認為，要解決芯片級的網絡安全必須以EDA為核心，從三個設計層面著手：首先是芯片層面的旁路攻擊（Side-Channel Attacks）防護策略；其次是供應鏈的安全管理機制；第三是芯片內部邏輯單元的硬件木馬(Hardware Trojans)偵測能力。通過層層把關IP和邏輯安全，防止未經驗證及授權的芯片流入市面，從而讓制造商全面掌握設計問題，確保物聯(lián)網應用的安全。

Wally談到，一直以來，操作系統(tǒng)或應用級的病毒和惡意軟件是大家主要關心的問題，但事實上這些問題只會影響一部分用戶。相反，在底層芯片中，即使很小的更改或是性能破壞，都會導致災難性的安全問題。

在新的發(fā)展趨勢下，傳統(tǒng)的軟件仿真已不能滿足新的發(fā)展要求，而硬件仿真可以有效率、有彈性地完成仿真、驗證工作，他用驗證3.0來形容當今的時代，即軟硬件協(xié)同驗證的時代。回顧驗證技術的發(fā)展，驗證0.0時代是晶體管的時代，所有都是器件級的仿真；隨著器件性能的成倍提升，開始進入1.0時代，網表級仿真是當時的重點；而測試平臺的自動化程度一直在提升，驗證2.0時代也隨之到來，System Verilog成為主角；現(xiàn)在，一個完整的系統(tǒng)級方案是軟硬件兼具的，于是軟硬件協(xié)同設計幾乎成為所有設計者的必選。

Wally強調，未來，EDA工具除了在先進制程模擬、仿真模型驗證中扮演關鍵角色外，也將協(xié)助芯片廠商找出易受惡意攻擊的設計弱點，來實現(xiàn)芯片級網絡安全的可靠性。目前，許多涉及芯片安全的組織已經由EDA廠商在牽頭運作，將來可能會有設計流程、規(guī)則等方面的改變，而毫無疑問，一切都在向有效率、安全的方向行進。