萊迪思半導體公司日前公布了其ispLEVER 7.0版FPGA設計工具的主要性能及功能的改進。與以前的ispLEVER版本相比，通過對邏輯綜合、映射以及布局布線算法的優化，該版本的設計工具使得萊迪思FPGA的性能平均提高了12%，對一些大的、系統級的基準電路而言，性能升幅超過了40%。工具的性能也有了重大的改進，極大地縮短了設計適配的運行時間并降低了對工作站內存的要求。此外，ispLEVER 7.0軟件還具有這些特色：Reveal——萊迪思第二代邏輯分析/硬件調試工具，更精確且更用戶友好的功耗計算器（Power Calculator）模塊，以及針對LatticeMico32嵌入式開放源代碼的微處理器設計工具的多項改進。在萊迪思不斷壯大的支持體系中，增加了對新推出的LatticeXP2 90納米的非易失的FPGA器件系列的全方位支持。 

       FPGA性能的改進 

       對于需要大于50K LUT的系統級FPGA基準設計而言，FPGA的性能提升了46%；對于大范圍的典型基準設計以及各種密度的萊迪思FPGA而言，性能平均提高了12%。此外，對于運行時間是至關重要的大的FPGA設計而言，萊迪思的ispLEVER 7.0軟件縮短了70%以上的設計編譯時間，就平均而言，大約快了30%。，成功完成大的、高密度設計所需的工作站的內存容量幾乎減小了40%，使得基于PC的設計適用于更大的LatticeSC FPGA的設計。 

       ispLEVER 7.0中的新特性 

       許多新的特性使得ispLEVER 7.0變得更易于使用并且提高了用戶的生產率。主要的新特性包括：Reveal邏輯分析器：為支持FPGA設計者的直觀設計調試過程而設計。針對嵌入式邏輯調試，Reveal邏輯分析器采用了以信號為中心的模式。用戶首先定義感興趣的信號，Reveal工具隨后插入工具（增加FPGA測試/監控電路）和恰當的連接以便進行所需的觀測。這種指定復雜的、多重事件觸發的序列的功能是其它任何FPGA供應商的邏輯分析器所不具備的，它使得系統級設計調試變得更快、更容易。 

       ispLEVER Power Calculator的功能得到了加強，增加了一個新的考慮環境因素的功耗模型、新的圖形化的功耗顯示和多種有用的報告。新的熱敏電阻選項模型模擬了真實的發熱環境，包括散熱、氣流以及印刷電路板的復雜性，而圖形化的功耗曲線反映了工作溫度的情況。 

       現已支持LatticeXP2系列的LatticeMico32軟微處理器系統的設計也包含了一些新的特性。代碼跟蹤使用戶能夠查看并調試引向指定斷點的代碼；增加了一個經過優化的C語言庫從而縮短了代碼的長度；添加了新的DDR、Serial SPI Flash以及SDRAM Wishbone外設接口以便完成片上系統的FPGA設計。 

       ispLEVER Pro和Classic 

       除了標準的萊迪思ispLEVER軟件包外，萊迪思在推出7.0版本的同時，還提供了一種新的可選包，稱作ispLEVER Pro，它包含了與軟件捆綁在一起的一套常用的、價值極高的IP核。這種IP套件包含支持多種萊迪思FPGA系列的DDR、DDR2、FIR 濾波器、FFT 和Tri-Speed MAC模塊，使用戶能夠在許可證授權的有效期內，利用任意數量的IP核來完成無限數量的FPGA設計。 

       萊迪思還同時推出ispLEVER Classic軟件。ispLEVER Classic支持所有成熟的萊迪思可編程邏輯系列，包括其暢銷的SPLD、CPLD、ispGDX、ispGDX2、 ispXPGA及ORCA產品系列。 

       獲取 

       針對Windows、LINUX和UNIX用戶的萊迪思的ispLEVER 7.0即可獲取，售價從Windows PC版的895美元起。一年期單機許可證的ispLEVER PRO支持無限數量的基于IP的FPGA設計，其定價為1495美元，頗具吸引力。