EDA行業(yè)繼續(xù)為硬件設計和驗證進行創(chuàng)新和著先進工具開發(fā)，但目前尚未發(fā)現(xiàn)有哪種方法可以加速硬件/軟件開發(fā)的增長，或是能夠利用Cadence所稱的為企業(yè)系統(tǒng)級(ESL)方案。 

       為生成一個可提供真正企業(yè)范圍內(nèi)的系統(tǒng)級流程，EDA行業(yè)必須開發(fā)出一個利用了我們在硬件開發(fā)中見證的所取得眾多成就的全面方法論。它將專注在系統(tǒng)級生成、模擬、轉(zhuǎn)換、分析、集成和驗證。借助在這些領(lǐng)域持續(xù)的創(chuàng)新，通過專注于它們?nèi)绾闻c系統(tǒng)級開發(fā)相互關(guān)聯(lián)，我們將可得到系統(tǒng)級驗證愿景所需的力量和靈活性。 

       一個有效的方案必須支持捕捉系統(tǒng)級規(guī)范完整設計意圖的能力。它包括使團隊中的核心成員擔當早期架構(gòu)分析來確保以采用了業(yè)界認可的意圖表述的計劃作為出發(fā)點。這種表述通常是采用C/C++或SystemC的高水平系統(tǒng)抽象。在該系統(tǒng)創(chuàng)制階段，設計團隊必須根據(jù)速度與體積、低功耗與高性能等產(chǎn)品目標來權(quán)衡規(guī)范中的各種要求。在設計團隊就該權(quán)衡達成一致后，就向一個好的系統(tǒng)級開發(fā)和驗證進程前進了一步。 

       采用先進測試基準的模擬仍是在少資源下進行多系統(tǒng)功能驗證的主要工作。為使模擬在整個ESL項目中有效，需要它能在包括C/C++、e、SystemC、SystemVerilog和其它HDL輸入的整個設計流中無縫地運行。但為保持系統(tǒng)級環(huán)境的可靠性，當使用這些語言時，不能犧牲性能。的確，該平臺必須允許架構(gòu)擴展以及同時提供性能和詳盡驗證替代的軟件開發(fā)。另外，需建立模擬環(huán)境，以便它能與基于硬件仿真的應用級模擬協(xié)同工作并利用其帶來的好處。 

       需要源自系統(tǒng)級的實現(xiàn)轉(zhuǎn)換不僅是關(guān)于轉(zhuǎn)換的功能一致性的，還和在做實現(xiàn)選擇時提供程度適當?shù)淖詣踊涂刂葡嚓P(guān)。在一個有效的系統(tǒng)級方案中，這些轉(zhuǎn)換的驗證仍是關(guān)鍵，它為實現(xiàn)方法的多樣性提供了一個開放方案。 

       為滿足市場需求，對宏架構(gòu)和微架構(gòu)實現(xiàn)的分析非常重要。若有用于系統(tǒng)級測量的算法再配以開發(fā)模型所需的方法學，則能支持對宏/微兩種架構(gòu)的分析。若沒有這些，項目團隊在做重要決策時會茫無頭緒。 

       另外，橫跨從早期架構(gòu)建模到后硅驗證的測試基準方法對系統(tǒng)質(zhì)量和工期的可預測性都很關(guān)鍵。