騰華半導體公司的高端半導體設計服務分公司Silicon Logic Engineering Inc.(SLE)日前宣布，已開發出用于ASIC或FPGA設計、可發放許可的Interlaken協議IP內核。

       SLE的Interlaken IP內核具有可升級性，其早期版本可通過接口提供10Gbps至60+Gbps的帶寬。將來的版本將提供120Gbps以上的帶寬。憑借可升級性，Interlaken適合于未來的多代網絡交換機、路由器及存儲設備。通過將SERDES速度(3.125Gbps至6.375Gbps)與不同數量(1至24)的SERDES波道結合，即可實現可升級性。

       SLE的Interlaken IP內核經專門設計及測試，可與多種ASIC及FPGA技術融合，可與大多數技術供應商提供的現成SERDES一同使用。開放式Interlaken規范由Cortina Systems及思科系統共同編寫，以提供比先前協議更具擴展性的芯片至芯片接口協議。Interlaken綜合通用SPI4.2及XAUI接口的優點，既具有SPI4.2的信道化及每個信道流量控制功能，還通過使用高速SERDES技術減少芯片I/O管腳的數量(類似于XAUI)。

       SLE發放許可的Interlaken IP可通過SLE的銷售網絡購買。

       來源：國際電子商情