業界希望IC封裝開發人員能在產品每一次升級時整合更多功能并提升性能。電子領域中產品尺寸不斷縮減、性能要求不斷提高和整合度越來越高的趨勢毫無減退跡象。另外，供應鏈靈活性和不斷地降低成本需求是許多OEM商面臨的永恒挑戰。這些市場需求正不斷驅動封裝技術的改革。
目前電子市場上有兩大明顯趨勢：1. 提高微處理器速度；2. 提高對電子系統附加功能的要求。這些市場趨勢相對地也要求提升高階電腦和伺服器等系統中的記憶體密度和性能。為滿足這些需求，記憶體模組制造商正努力尋求能滿足這兩種需求，并降低成本的技術。新一代動態隨機存取記憶體(DRAM)和雙倍數據率(DDR和DDR2)技術正大幅提高系統性能，但單晶片封裝已經跟不上更新的高階處理器技術發展需求。雖然多晶片記憶體封裝的潛在市場不會達到與傳統單晶片封裝相同的規模，但更高密度記憶體對其需求卻非常巨大(表1)。
盡管晶片堆疊在矽晶片封裝業已獲得廣泛使用，但人們已發現元件在封裝級的高效堆疊還能提供配置靈活性，且由于堆疊中的單一封裝層可以在堆疊前做完整測試，因此可確保更高的整體封裝良率。堆疊封裝(PoP)方法(圖1)正越來越多普及，成為許多新設計的重心。
封裝本身的尺寸或‘外形’通常與具體的晶片尺寸無關，其封裝的底板或托架通常向外部伸超出晶片本身尺寸，使晶片形成類似法蘭狀的延伸。假如多家晶片生產商生產出相同功能的晶片，那么所設計基座尺寸似乎應該能適應各種不同尺寸晶片的裝配，并且在未來晶片尺寸縮減時不受任何影響。
封裝制程
Tessera的μZ閘球堆疊封裝制程采用的是專門為μBGA封裝技術開發并已得到驗證的成熟技術。在封裝制程中，晶片先被放置在(面朝下)底板基材上的彈性附著位置上，然后采用傳統焊線接合方法的槽(slot)實現電氣互連(見圖2)。
在完成焊線接合后，需向接合腔注入密封膠來遮蔽暴露的接合窗口，接下來是閘球附著制程、電氣測試、標記和成形。還可以對單個封裝單元進行測試，但大量生產記憶體的公司們發現，剝離測試制程更有效。
圖1：四層μZ-Ball堆疊封裝能在不降低性能或可靠性的前提下提高記憶體密度。
圖2：基座底板中狹窄的長方形槽能方便記憶體晶片焊線接合到外部鍍金焊盤上。
表1：全球堆疊式記憶體市場預測。
封裝堆疊所用制程
在封裝堆疊的準備工作中，要先把基座或底層封裝從他們的運送盤上運送到多單元定位夾具上。實際的堆疊制程開始于將第二層封裝傳送到焊膏浸潤點，此處閘球觸點的下半部份被均勻地涂覆。經過此處理步驟后，上面的各層封裝逐一按順序放置到底層封裝上，并在回流焊接之前完成每個封裝層的裝配。
接著將裝載好的夾具傳送到強迫通風/空氣對流加熱爐進行整體回流焊，終完成所有封裝層的內層焊點連接。由于封裝中每個部份的組件都非常薄，因此堆疊后的μZ-Ball封裝總高度能得到有效降低(終取決于堆疊連接的封裝數量)。然后是清潔制程和對多封裝裝配的電連接測試。再經過的實體性檢查后，μZ-Ball堆疊封裝就可以傳送到分割支架上進行分割，即可向用戶供貨。
板級裝配
雙晶片的μZ-Ball堆疊封裝是這種封裝系列產品中首先通過環境可靠性測試(包括機械、熱和熱機測試)認證和正式評估的產品。雖然圖3所示的雙晶片堆疊封裝正迅速普及，但要求更多晶片的堆疊應用已經出現。
圖3：被安裝到筆記型電腦的標準SO-DIMM記憶體附加卡上的堆疊封裝DDR記憶體。
兩層和四層記憶體封裝可能具有極大市場需求。從事專業產品開發的公司甚至考慮采用八層堆疊以帶來更高記憶體密度。
記憶體元件一般要求在堆疊制程前進行專門的分類、篩選和老化測試。相對于只對晶片進行測試并假設封入一個封裝中的所有晶片功能均為正常的情況來說，將預封裝元件在各種制程中測試一遍的實際效率要高得多。
雖然上述例子代表了堆疊的DRAM配置，但閘球堆疊制程不僅用于記憶體。OEM業者已發現采用這種方式可以組合各種不同功能，包括邏輯、類比和其它類型記憶體的混合，如基頻和快閃記憶體、快閃記憶體和SRAM或多個快閃記憶體元件與一個控制器。
封裝認證
μZ-Ball堆疊封裝的測試結果顯示，它能為記憶體和混合設計、或整合記憶體與邏輯元件的應用提供實用的低風險解決方案。在封裝可靠性方面，μZ-Ball堆疊封裝已證實具有良好耐用性，能滿足業界標準的熱循環要求，并能通過許多OEM廠商定義的跌落和振動試驗。可靠性專家擔心無鉛封裝要求的更高制程溫度會由于急劇的材料劣化而影響產品可靠性，但透過補償矽晶片(3ppm/℃)和層壓電路板結構(15-17ppm/℃)之間的CTE失配，μZ-Ball堆疊封裝采用的各種材料能緩沖封裝中產生的實際應力。
多晶片封裝顯著地提高了元件密度，同時減小了產品的體積和重量，但提升了功能。其它優勢還包括降低電路板復雜性、透過更高可靠性提高產品品質和降低產品上市風險。利用經過驗證的多種資源和成熟的晶片技術，可小化產品上市時間和擁有成本。
來源：中國IC交易網