IBM公司正在詳細開發一種把微處理器存儲器容量提高三倍的方法，從而有可能把處理器的性能提高兩倍。通過把工藝和電路設計技術結合起來，IBM認為，它可以利用在2008年步入實用的45nm工藝技術，把規模合理的CPU上的快速DRAM容量多提高到48Mb。

       IBM即將推出的Power6 CPU采用8MB SRAM高速緩沖存儲器，其競爭對手英特爾公司的Itanium處理器采用了多18MB的存儲器。

       “處理器對高速緩沖存儲器的需求肯定是如饑似渴，多核處理器的需求量更大，因此，對集成更多存儲器的需求變得日益迫切，”IBM公司負責45nm工藝技術開發的總監和工程師Subramanian Iyer說，“如果不采用這種技術，那么，一些服務器芯片將無法實現。”

       在此間舉行的國際固體電路年會(ISSC)上，IBM公司發表的論文將介紹基于65nm工藝的反應時間僅僅為1.5ns、周期時間為2ns的原型嵌入式DRAM。其速度比當今的DRAM要快一個數量級，并且可與微處理器高速緩沖存儲器中常用的SRAM媲美。

       “為了把24-36MB的存儲器設計到芯片上，你需要采用目前的600平方毫米的裸片。采用這種技術，你可以把同樣多的存儲器設計到300-350平方毫米的裸片上，”Iyer說。

       IBM預計要在將來的Power和單元處理器上采用這種技術，并為ASIC客戶提供定制服務。“我們將把它定義為標準45nm工藝技術的一個組成部分，”Iyer補充說。

       IBM公司把兩項技術進步結合起來，從而使這種新的存儲器集成技術成為可能。該公司找到了一種把CMOS DRAM所采用的深溝道技術移植到絕緣體上硅(SOI)邏輯工藝的方法。在去年12月的一篇論文中，IBM介紹了能夠抑制SOI中浮體效應的技術。“我們整個處理器發展路線圖都是建立在SOI的基礎之上的，”Iyer說。

       傳統的DRAM之所以速度較慢，是因為在位線和電容之間采用了檢測電壓差的感測放大器，而新的電路設計采用了短的位線。新設計所采用的三個三極管微感測放大器讓電壓電流直接驅動三極管的門柵。

       IBM在為高端藍色基因/L超級計算機定制設計的處理器中采用了嵌入式DRAM技術，但是，迄今為止尚未在大批量生成的計算機中采用該技術。“這是主流應用，我們希望到2008年把它設計到產品之中，”Iyer說道。

       英特爾和其它芯片制造商正研究利用浮體單元來存儲電荷，使之能夠替代傳統的嵌入式存儲器中所采用的電荷存儲技術。英特爾公司的主要競爭對手AMD公司與IBM攜手，共同開發這種工藝技術可與英特爾公司抗衡的嵌入式DRAM技術。

       來源：電子工程專輯