隨著社會的發(fā)展、人們生活水平的提高，人們對嵌入式計算機應用的要求也越來越高。因此，對嵌入式系統(tǒng)的性能要求也越來越高。明顯體現在嵌入式系統(tǒng)的ＣＰＵ速度的不斷提高上。但問題也隨之而來，嵌入式ＣＰＵ的主頻不斷地提高，一方面加強了ＣＰＵ的處理能力，另一方面，在速度上造成了與慢速的系統(tǒng)存儲器極不相配的情況，從而影響了整個系統(tǒng)的性能。

為了解決這個問題，引入了ＣＡＣＨＥ技術。ＣＡＣＨＥ是一種高速緩沖存儲器，是為了解決ＣＰＵ和主存之間速度不匹配而采用的一項重要技術。通過在主存和高速ＣＰＵ之間設置一個小容量的高速存儲器，在其中存放ＣＰＵ常用的指令和數據，ＣＰＵ對存儲器的訪問主要體現在對ＳＲＡＭ的存取，ＣＰＵ可以不必加等待狀態(tài)而保持高速操作。

采用ＣＡＣＨＥ技術，解決了ＣＰＵ與主存之間速度不匹配的問題；但它又帶來了一些其它問題，如本文將提到的一致性問題。

　　１ 問題的發(fā)現與原因

在進行某嵌入式系統(tǒng)項目的開發(fā)過程中，有一個環(huán)節(jié)需要使用ＤＭＡ方式進行數據傳輸。當程序運行后，發(fā)現傳到目的地的數據塊中經常會有一些錯誤的字節(jié)。如：數據本應為００ ０１ ０２ ０３ ０４ ０５ ０６ ０７ ０８ ０９ ０Ａ ０Ｂ ．．．（１６進制），結果卻是００ ０１ ０２ ０３ ００ ００ ００ ００ ０８ ０９ ０Ａ ０Ｂ ．．．。在某些環(huán)節(jié)也出現了類似的問題。例如，通過ＨＤＬＣ通道向外發(fā)送數據，發(fā)送的總是緩沖區(qū)初始化時的內容，實際要發(fā)送的數據總是發(fā)不出去，但使用調試工具看內存中的數據，卻是正確的。

經過一段時間的調試，發(fā)現出現這種現象的環(huán)節(jié)都使用了ＤＭＡ傳輸數據。在通過ＨＤＬＣ通道發(fā)送數據的例子中，ＨＤＬＣ通道內部也是用ＤＭＡ方式從內存直接讀數據并向外發(fā)送。經過分析，認為問題的原因是出在ＣＡＣＨＥ上，是由于ＣＡＣＨＥ數據與內存數據的不一致性造成的。

所謂ＣＡＣＨＥ數據與內存數據的不一致性，是指：在采用ＣＡＣＨＥ的系統(tǒng)中，同樣一個數據可能既存在于ＣＡＣＨＥ中，也存在于主存中，數據一樣則具有一致性，數據若不一樣就叫做不一致性。具體表現在兩個方面：

（１）更新時可能ＣＡＣＨＥ中的數據更新，而主存未更新，則造成數據丟失；

（２）在有ＤＭＡ控制器的系統(tǒng)和多處理器系統(tǒng)中，有多個部件可以訪問主存。這時，可能其中有些部件是直接訪問主存，也可能每個ＤＭＡ部件和處理器配置一個ＣＡＣＨＥ。這樣，主存的一個區(qū)塊可能對應于多個ＣＡＣＨＥ中的一個區(qū)塊。于是會產生主存中的數據被某個總線部件更新過，而某個ＣＡＣＨＥ中的內容未更新，造成數據過時。

要解釋這個問題，首先要了解ＣＡＣＨＥ的工作模式。ＣＡＣＨＥ的基本工作模式有兩種：ｗｒｉｔｅ－ｔｈｒｏｕｇｈ模式和 ｃｏｐｙｂａｃｋ模式。在ｗｒｉｔｅ－ｔｈｒｏｕｇｈ模式下，所有的寫操作都寫入ＣＡＣＨＥ和ＲＡＭ，保證了ＣＡＣＨＥ和ＲＡＭ的一致。然而，每次對ＲＡＭ都有寫操作會使處理器的處理能力降低，并且占用總線帶寬。在ｃｏｐｙｂａｃｋ模式下，寫操作只寫入ＣＡＣＨＥ，不寫入ＲＡＭ，從而提高了處理器性能和總線帶寬。ｃｏｐｙｂａｃｋ模式下，ＣＡＣＨＥ中的內容只有在需要的時候才寫到ＲＡＭ中。當ＣＡＣＨＥ中無可用空間時，一般使用近少使用算法（ＬＲＵ）來決定哪一個ＣＡＣＨＥ項被替換。ｃｏｐｙｂａｃｋ模式提供了很高的系統(tǒng)性能，但是需要更多的一致性作保證。為了便于理解，給出一個使用了ＣＡＣＨＥ的系統(tǒng)的邏輯框圖，如圖１所示。

該系統(tǒng)中兩個地方會發(fā)生ＣＡＣＨＥ的不一致性：

（１）數據ＣＡＣＨＥ ／ ＲＡＭ

數據ＣＡＣＨＥ與ＲＡＭ之間的問題源于處理器和其他總線控制器對ＲＡＭ的異步讀寫訪問。ＤＭＡ設備和其他總線控制器對ＲＡＭ的訪問是引起ＣＡＣＨＥ一致性問題的主要原因，這個問題可以通過在程序中加入一些代碼來解決。

（２）共享ＣＡＣＨＥ ＬＩＮＥ

當一個ＣＡＣＨＥ ＬＩＮＥ被兩個以上的線程共享時，也會產生一致性問題。當某個線程使一個ＣＡＣＨＥ ＬＩＮＥ無效時，這個ＣＡＣＨＥ ＬＩＮＥ中的一些項可能屬于另外一個線程。這個問題也可以通過一定的方法來避免，只要在分配內存時大小是ＣＡＣＨＥ ＬＩＮＥ大小的整數倍即可。

在哈佛體系結構、ｃｏｐｙｂａｃｋ模式和無軟件干預的前提下，的保持一致性的方法就是使用具有總線監(jiān)聽能力的硬件。將ＣＡＣＨＥ、ＲＡＭ、ＤＭＡ設備和其它所有的總線主控設備都連到一個物理總線上，以使ＣＡＣＨＥ可以對該總線上的總線交互過程進行監(jiān)聽，ＣＡＣＨＥ將對總線上的地址周期和控制（讀／寫）比特監(jiān)聽，數據周期則被延遲到需要時才進行。當ＣＡＣＨＥ中的一項被一個異步操作修改時，該ＣＡＣＨＥ項就會被標為無效。如果處理器對一個已經被標為無效的ＣＡＣＨＥ項進行訪問時，ＣＡＣＨＥ就會從ＲＡＭ中重新載入有效數據。在ｃｏｐｙｂａｃｋ模式下，處理器對ＣＡＣＨＥ進行寫操作時，ＲＡＭ相應地址中的內容就變成過時。如果另外一個設備想訪問ＲＡＭ中的這部分內容，ＣＡＣＨＥ就會搶占該訪問周期，將有效的數據寫入ＲＡＭ。然后被搶占的訪問周期重新開始并將讀到ＲＡＭ中的有效數據。但是，目前提供監(jiān)聽能力的板子并不多。

　　３ 解決的方法

根據上面的分析和討論，可見問題正是由數據ＣＡＣＨＥ ／ ＲＡＭ的不一致性引起的。雖然關掉ＣＡＣＨＥ就可以解決一致性的問題，并且能夠減小程序開發(fā)的復雜度。但是一個高性能的系統(tǒng)是需要ＣＡＣＨＥ的，關掉ＣＡＣＨＥ會大大降低系統(tǒng)的性能。因此，本文僅討論在程序中加入代碼來克服一致性問題的方法。

可以采用以下幾種加入代碼的方法來解決一致性的問題本文使用ＷＩＮＤ ＲＩＶＥＲ公司的嵌入式實時多任務操作系統(tǒng)ＶｘＷＯＲＫＳ，下面的函數都是ＶｘＷＯＲＫＳ提供的：

（１）對于時間上不是那么關鍵的程序段，可以先用下面的代碼維護數據ＣＡＣＨＥ的一致性。

ｃａｃｈｅＩｎｖａｌｉｄａｔｅ ＤＡＴＡ＿ＣＡＣＨＥ ａｄｄｒｅｓｓ ｂｙｔｅｓ

／ 輸入緩沖區(qū)／

．．．

ｃａｃｈｅＦｌｕｓｈ ＤＡＴＡ＿ＣＡＣＨＥ ａｄｄｒｅｓｓ ｂｙｔｅｓ

／輸出緩沖區(qū)／

（２）對于時間上比較關鍵的程序段采用如下原則：在每次使用輸出緩沖區(qū)前將其更新；在每次使用輸入緩沖區(qū)前使其無效。

將緩沖區(qū)標示為“ｎｏｎ－ｃａｃｈｅａｂｌｅ”可以防止一致性問題，這需要ＭＭＵ支持。在分配緩沖區(qū)時，將其標示為“ｎｏｎ－ｃａｃｈｅａｂｌｅ”即可。然而，動態(tài)緩沖區(qū)在釋放時要標為“ｃａｃｈｅａｂｌｅ”，否則內存總會產生大量的緩沖區(qū)碎片。

下面給出一個高性能的驅動程序例子，它把更新／無效的概念進行了擴展。不是對整個ＣＡＣＨＥ系統(tǒng)，而是對每一個緩沖區(qū)都這樣做。即通過分配對ＣＡＣＨＥ安全的緩沖區(qū)，在一個緩沖區(qū)的基礎上操作，從而防止了不需要的更新／無效操作。在這個例子中使用了ＣＡＣＨＥ庫中的函數ｃａｃｈｅＤＭＡＭａｌｌｏｃ ，宏ＣＡＣＨＥ＿ＤＭＡ＿ＩＮＶＡＬＩＤＡＴＥ和ＣＡＣＨＥ＿ＤＭＡ＿ＦＬＵＳＨ實現一致性。在第４行調用函數ｃａｃｈｅＤＭＡＭａｌｌｏｃ 后，如果指針返回為非空，則說明分配到了一塊對于一致性問題來說是安全的緩沖區(qū)。

第７行驅動程序在緩沖區(qū)中寫入要傳給外部設備的數據，在第９行準備傳給外設之前，驅動程序必須更新數據ＣＡＣＨＥ以保證要傳的數據是在內存中，而不是在ＣＡＣＨＥ中。

當驅動程序準備讀外設傳給內存的數據，在第１３行驅動程序處理這些數據之前，必須使數據ＣＡＣＨＥ中對應于輸入緩沖區(qū)的那部分無效以消除這些包含過時內容的條目。之后，驅動程序才能安全地處理從內存中取來的輸入數據。

１: ＳＴＡＴＵＳ ｄｒｖＥｘａｍｐｌｅ ｐＢｕｆ

２: ｖｏｉｄ ｐＢｕｆ ／ 緩沖區(qū)指針 ／

３: {   /* 

４： ｐＢｕｆ ＝ ｃａｃｈｅＤＭＡＭａｌｌｏｃ ＢＵＦ＿ＳＩＺＥ

５： ｉｆ ｐＢｕｆ ＝＝ ＮＵＬＬ

６： ｒｅｔｕｒｎ ＥＲＲＯＲ ／內存分配失敗／

７: ／其它初始化代碼和向發(fā)送緩沖區(qū)填數據／

８: ＣＡＣＨＥ＿ＤＭＡ＿ＦＬＵＳＨ ｐＢｕｆ ＢＵＦ＿ＳＩＺＥ

９: ｄｒｖＷｒｉｔｅ ｐＢｕｆ ／向外設發(fā)送數據／

１０: …… ／ 其它代碼 ／

１１: ｄｒｖＷａｉｔ  ／等待外設來的數據／

１２: ＣＡＣＨＥ＿ＤＭＡ＿ＩＮＶＡＬＩＤＡＴＥ ｐＢｕｆ ＢＵＦ＿ＳＩＺＥ

１３: ／ 處理外設來的數據 ／

１４: ｃａｃｈｅＤＭＡＦｒｅｅ ｐＢｕｆ ／釋放內存 ／

１５: ｒｅｔｕｒｎ ＯＫ

１６:}