高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計的關(guān)鍵是主機接口卡的設(shè)計與實現(xiàn)。傳統(tǒng)的做法是采用分立元件，由若干個模塊構(gòu)成。大多數(shù)的設(shè)計都類似于如下結(jié)構(gòu)^[1]：接口的主要功能模塊包括光電信號轉(zhuǎn)換接口（O/E和E/O）、串行化和解串行化模塊(TX和RX)、數(shù)據(jù)緩存F I F O 、c PCI 控制器和可編程邏輯模塊(FPGA或CPLD)或DSP。各模塊中O/E和E/O 實現(xiàn)光纖通道串行光信號和串行電信號之間的相互轉(zhuǎn)換。

       TX和RX 實現(xiàn)將串行電信號和并行電信號的相互轉(zhuǎn)換功能。F I F O 主要實現(xiàn)光纖通道和cPCI 之間信號的緩沖。cPCI 控制器實現(xiàn)FIFO 輸出的信號與32 位標準cPCI 信號的轉(zhuǎn)換。FPGA或CPLD負責各模塊之間的時序協(xié)調(diào)和傳輸控制。分析以上方案可見，各模塊功能都是由分立芯片完成的。這樣各芯片間的互連勢必會影響傳輸速率，也將使PCB板的布局布線變得復(fù)雜，使傳輸延時增大，進一步降低傳輸速率。而隨著FPGA(Field Programmable Gate Array)技術(shù)的不斷發(fā)展，其容量、功能、可靠性以及響應(yīng)速度都在不斷的提高。用一片F(xiàn)PGA完全可以實現(xiàn)計算機與光纖通道之間的數(shù)據(jù)傳輸與處理。鑒于此，本論文的設(shè)計將用一片F(xiàn)PGA來實現(xiàn)串行信號與并行信號的相互轉(zhuǎn)換、數(shù)據(jù)緩沖以及時序協(xié)調(diào)和傳輸控制等以前用分立元件實現(xiàn)的功能。

      2．系統(tǒng)原理及實現(xiàn)

      本系統(tǒng)由兩臺PC機、兩塊接口卡及一根光纖組成。系統(tǒng)設(shè)計關(guān)鍵是基于cPCI總線的接口卡。接口卡采用標準的3U板設(shè)計，由總線控制器芯片、可編程邏輯控制器、光電轉(zhuǎn)換驅(qū)動器等組成。其結(jié)構(gòu)框圖如下圖所示。

          圖1  系統(tǒng)原理圖

       本系統(tǒng)設(shè)計的目的是應(yīng)用于雷達數(shù)據(jù)的傳輸，主要解決點對點的數(shù)據(jù)傳輸問題。為了高速、可靠的傳輸雷達信號，決定采用光纖作為傳輸媒介，充分利用光纖傳輸損耗小、抗干擾能力強、傳輸速率高等優(yōu)點。其工作流程是這樣的：發(fā)送端PC機通過cPCI接口將要發(fā)送的數(shù)據(jù)送入FPGA，F(xiàn)PGA對數(shù)據(jù)信號進行驅(qū)動并實現(xiàn)數(shù)據(jù)緩沖、并串轉(zhuǎn)換等所必需的信號處理過程后形成串行信號，串行電信號經(jīng)電光轉(zhuǎn)換器轉(zhuǎn)換成串行光信號送入光纖進行傳輸。在接收端，經(jīng)光電轉(zhuǎn)換器將光信號轉(zhuǎn)換成串行電信號送入FPGA，F(xiàn)PGA對數(shù)據(jù)信號進行驅(qū)動并實現(xiàn)串并轉(zhuǎn)換、數(shù)據(jù)緩沖等所必需的信號處理過程，然后通過cPCI接口進入PC機進行存儲以待分析處理。設(shè)計主要分為硬件設(shè)計和軟件設(shè)計兩部分。

        一、硬件設(shè)計部分

       籠統(tǒng)來說，本設(shè)計主要是要完成主機接口的實現(xiàn)。主機接口是實現(xiàn)高速數(shù)據(jù)傳輸和數(shù)據(jù)存儲的一個關(guān)鍵環(huán)節(jié)。主要完成高速數(shù)據(jù)流的信號轉(zhuǎn)換，實現(xiàn)數(shù)據(jù)在主機上的存儲，同時減少CPU對存儲過程的干預(yù)。CompactPCI簡稱cPCI，是國際PICMG協(xié)會于1994年提出來的一種總線接口標準。<%