<本文以時(shí)序分析為思想，從而引出你要進(jìn)行SI分析所要具備的一系列的條件，以及如何運(yùn)用SPECCTRAQUEST 進(jìn)行SI/EMI分析，以及對波形計(jì)算分析>
　  在SI的分析中雖然有像反射、串?dāng)_、地彈、時(shí)序(當(dāng)然把時(shí)序歸為SI分析有點(diǎn)勉強(qiáng))的分析，但我認(rèn)為為關(guān)鍵的是時(shí)序的分析，因?yàn)閷τ谑褂肅ADENCE/SPECCTRAQUEST的分析工具，在時(shí)序的分析計(jì)算中，就可以把反射、串?dāng)_、地彈對飛行時(shí)間所造成的影響都考慮進(jìn)去了。所以在對系統(tǒng)的SI分析中，只要你以時(shí)序分析作為主要分析鏈，并保持一定的time margin, 系統(tǒng)就能夠按你所設(shè)計(jì)的速度正常運(yùn)行。

模型篇

　　當(dāng)然不管你要進(jìn)行什么分析，一定得依賴于模型，對于模型又有以下常見的幾種：

　　SPICE（Simulation Program with Integrated Circuit Emphasis）發(fā)展早，在集成電路業(yè)界已成為模擬晶體管級電路描述的非正式標(biāo)準(zhǔn)。它基于晶體管和二極管特性參數(shù)建模，故運(yùn)算量特別大，運(yùn)算特別耗時(shí)（可能要幾天），因此用戶需要在仿真精度和運(yùn)算耗時(shí)之間折中。SPICE模型一般不支持耦合線（或損耗線）的仿真，而這正是高速電路設(shè)計(jì)中信號完整性仿真的關(guān)鍵因素。所以在它的應(yīng)用領(lǐng)域中，大多數(shù)只用于對電路原理方面的仿真，但對于像PCB板級仿真就顯得力不從心了。
　　IBIS（Input／Output Buffer Information Specification）模型是反映芯片驅(qū)動和接收電氣特性的一種國際標(biāo)準(zhǔn)。它基于V－I曲線，對I／O Buffer快速建模，它提供一種標(biāo)準(zhǔn)的文件格式來記錄諸如激勵源輸出阻抗、上升／下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的系統(tǒng)級計(jì)算與仿真。IBIS是一個(gè)簡單的模型，計(jì)算量小，速度快，精度高，已被廣泛選用。但它也只用在像對于信號在傳輸線上傳輸?shù)倪@樣一個(gè)過程進(jìn)行分析（如PCB、MCM）。對于像電路原理方面的仿真也就不適用了。
　　VHDL-AMS是針對模擬和混合信號行為的建模語言。它是一個(gè)相對較新的標(biāo)準(zhǔn)，還沒有廣泛的模型開發(fā)器基礎(chǔ)，也不被很多模擬器支持。在它被廣泛地用來作信號完整性仿真之前，模型仿真開發(fā)器方面還有很多工作需要完成。
　　Quantic EMC 是信號完整性和電磁兼容軟件模擬分析工具，是西門子公司專用的電磁兼容分析工具。它可以很方便地進(jìn)行信號完整性和電磁干擾的仿真，它的功能強(qiáng)大，效率高。
　　XTK是Viewlogic公司在高速系統(tǒng)設(shè)計(jì)領(lǐng)域研發(fā)的高性能信號完整性分析工具，它可以準(zhǔn)確地分析復(fù)雜的印刷電路板及由多塊印刷電路板構(gòu)成的系統(tǒng)的信號質(zhì)量和傳輸線延時(shí)。XTK是一個(gè)串?dāng)_分析工具包，其中包含多種分析工具。
LineSim和BoardSim是HyperLynx公司（PADS Software的子公司）開發(fā)的仿真工具。LineSim用在布設(shè)設(shè)計(jì)以前約束布線和各層的參數(shù)，設(shè)置時(shí)鐘的布線拓?fù)浣Y(jié)構(gòu)，選擇元器件的速率，診斷并避免信號完整性、電磁輻射及串?dāng)_等問題。BoardSim用于布設(shè)以后快速地分析設(shè)計(jì)中的信號完整性、電磁兼容性和串?dāng)_問題，生成串?dāng)_強(qiáng)度報(bào)告，區(qū)分并解決串?dāng)_問題。
　　但在當(dāng)今的發(fā)展中，對于電路設(shè)計(jì)以及板級仿真，越來越被業(yè)界所公認(rèn)的是SPICE和IBIS模型。對于IBIS 的優(yōu)劣點(diǎn)也是比較明顯的，如下文所述：
　　IBIS規(guī)范初由一個(gè)被稱為IBIS開放論壇的工業(yè)組織編寫，這個(gè)組織是由一些EDA廠商、計(jì)算機(jī)制造商、半導(dǎo)體廠商和大學(xué)組成的。IBIS的版本發(fā)布情況為：1993年4月次推出Version1.0版，同年6月經(jīng)修改后發(fā)布了Version1.1版，1994年6月在San Diego通過了Version2.0版，同年12月升級為Version2.1版，1995年12 月其Version2.1版成為ANSI/EIA-656標(biāo)準(zhǔn)，1997年6月發(fā)布了Version3.0版，同年9月被接納為IEC 62012-1 標(biāo)準(zhǔn)，1998年升級為Version3.1版，1999年1月推出了當(dāng)前的版本Version3.2版。
　　IBIS本身只是一種文件格式，它說明在一個(gè)標(biāo)準(zhǔn)的IBIS文件中如何記錄一個(gè)芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型的仿真工具來讀取。欲使用IBIS進(jìn)行實(shí)際的仿真，需要先完成以下四件工作：
（1）獲取有關(guān)芯片驅(qū)動器和接收器的原始信息源；
（2）獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式的方法；
（3）提供用于仿真的可被計(jì)算機(jī)識別的布局布線信息；
（4）提供一種能夠讀取IBIS和布局布線格式并能夠進(jìn)行分析計(jì)算的軟件工具。
　　IBIS是一種簡單直觀的文件格式，很適合用于類似于Spice（但不是Spice，因?yàn)镮BIS文件格式不能直接被Spice工具讀取）的電路仿真工具。它提供驅(qū)動器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識產(chǎn)權(quán)細(xì)節(jié)。換句話說，銷售商可以用IBIS模型來說明它們的門級設(shè)計(jì)工作，而不會給其競爭對手透露過多的產(chǎn)品信息。并且，因?yàn)镮BIS是一個(gè)簡單的模型，當(dāng)做簡單的帶負(fù)載仿真時(shí)，比相應(yīng)的全Spice三極管級模型仿真要節(jié)省10～15倍的計(jì)算量。
IBIS提供兩條完整的V－I曲線分別代表驅(qū)動器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。V－I曲線的作用在于為IBIS提供保護(hù)二極管、TTL晶體管驅(qū)動源和射極跟隨輸出等非線性效應(yīng)的建模能力。

一、由上可知，IBIS模型的優(yōu)點(diǎn)可以概括為：

　　在I/O非線性方面能夠提供準(zhǔn)確的模型，同時(shí)考慮了封裝的寄生參數(shù)與ESD結(jié)構(gòu)；
　　提供比結(jié)構(gòu)化的方法更快的仿真速度；
　　可用于系統(tǒng)板級或多板信號完整性分析仿真。 可用IBIS模型分析的信號完整性問題包括：串?dāng)_、反射、振蕩、上沖、　下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真，它可用于檢測壞情況的上升時(shí)間條件下的信號行為及一些用物理測試無法解決的情況；
模型可以免費(fèi)從半導(dǎo)體廠商處獲取，用戶無需對模型付額外開銷；
兼容工業(yè)界廣泛的仿真平臺。
二、當(dāng)然，IBIS不是完美的，它也存在以下缺點(diǎn)：

　　許多芯片廠商缺乏對IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無法工作。雖然IBIS文件可以手工創(chuàng)建或通過Spice模型自動轉(zhuǎn)換，但是如果無法從廠家得到小上升時(shí)間參數(shù)，任何轉(zhuǎn)換工具都無能為力
IBIS不能理想地處理上升時(shí)間受控的驅(qū)動器類型的電路（但在3.2的版本中有提供），特別是那些包含復(fù)雜反饋的電路；
IBIS缺乏對地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當(dāng)輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅(qū)動器的行為。
　　雖然IBIS已經(jīng)被業(yè)界大多數(shù)的企業(yè)所認(rèn)同，而且也成為了工業(yè)的標(biāo)準(zhǔn)。但也有一些企業(yè)有不同的認(rèn)識：
　　近，IBIS模型聯(lián)合體受到日本電子工業(yè)協(xié)會（EIAJ）半導(dǎo)體制造商的批評，他們認(rèn)為， IBIS模型刻意簡化了模型的某些方面，使之不能精確仿真擺率(Slew rate)、數(shù)字地對模擬地的干擾和復(fù)雜引腳結(jié)構(gòu)的影響。EIAJ的建議是使用一個(gè)基于Spice的查表系統(tǒng)。
　　“IMIC”集成電路I/O接口模型(Interface Models for Integrated Circuits)，建立了電源線、地線和連接器引腳/引腳之間的RLC網(wǎng)絡(luò)模型。盡管IMIC是一個(gè)簡化的查詢表格，但是多數(shù)權(quán)威人士認(rèn)為，它能提供更為精確的信號異常的描述方法，如數(shù)字地對模擬地的干擾。
　　EIAJ的異軍突起令I(lǐng)BIS聯(lián)合體進(jìn)退兩難，把EIAJ模型融合到IBIS模型兼容？讓下一代IBIS標(biāo)準(zhǔn)逼近EIAJ的思路？或者干脆讓半導(dǎo)體和EDA工具供應(yīng)商來決定應(yīng)該給顧客提供何種模型？在今年2月SAN JOSE舉行的DesignCon’99上將共同探討這些問題。
　　有損集總負(fù)載 在深入研究三維(3D)內(nèi)部互連結(jié)構(gòu)的影響方面，Ansoft公司以“場論解決方案”而著稱，它采用Maxwell電磁場方程對印制板走線、過孔、IC引腳和連接器引腳的金屬互連的輻射模式進(jìn)行計(jì)算。為計(jì)算渦流的大小，Ansoft的軟件從金屬互連的3D幾何結(jié)構(gòu)中提取一個(gè)RC網(wǎng)絡(luò)模型。提取出來的模型重新定義一個(gè)3D金屬互連結(jié)構(gòu)，就像由許多RS或CS組成的網(wǎng)絡(luò)回路一樣。例如一個(gè)連接器引腳，在顯微鏡下就像紐約帝國大廈或香港中國銀行大廈。這些RC網(wǎng)絡(luò)可依次輸入Spice仿真器來分析它們對信號時(shí)序的影響。
　　雖然說眾說紛紛，但我認(rèn)為讓他們吵吧，因?yàn)闊o論如何，對于以上各個(gè)牛人和牛公司的說法，建議。而我使用的是CADENCE/SPECCTRAQUEST分析工具，因?yàn)樵谒墓ぞ呃锩妫兴砸训腄ML、IML語法、語言來描述模型，只要你熟悉DML、IML語法，你就可以對任何的模型作任何的描述，而且它也支持IBIS、QUAD的模型，所以對于我們使用者來說，以不變應(yīng)萬變。
　　既然大概地了解了各種模型的特點(diǎn)和應(yīng)用的領(lǐng)域,下一步關(guān)心的當(dāng)然是模型的來源和模型的正確與否。因?yàn)槟Ｐ偷膩碓春湍Ｐ偷恼_與否這都意味著企業(yè)的開支，研發(fā)成本，以及分析的精度。
模型的來源有多種方法：

　　首先以芯片廠商提供為主要的來源。大多數(shù)廠商提供的模型也比較準(zhǔn)確，所以如果能從這個(gè)渠道獲得，哪么研發(fā)部門也不用在這一步上花費(fèi)付額外開銷，但通常來說，這一步大多數(shù)要建立在雙方有貿(mào)易上。
其次也可以向一些專門從事模型編寫的企業(yè)獲得。因?yàn)樵诂F(xiàn)在的硬件開發(fā)流程中信號完整性越來越被重視，所以也誕生了這樣一些以寫模型的企業(yè)，雖然他們可能沒有多大的規(guī)模。當(dāng)然這一渠道是要付費(fèi)的，但模型相對來說是比較準(zhǔn)確的。
當(dāng)然在網(wǎng)上也有一些免費(fèi)獲得的途徑，但除了數(shù)量很少以外，模型也較為不準(zhǔn)確，通常在高要求的設(shè)計(jì)中很少用到這一渠道。
　　，研發(fā)部門也可以建立自己的模型編寫部門，既可以內(nèi)也可對外供應(yīng)。
　　當(dāng)你得到了模型，也不定馬上就可以用的，通常還要求有一個(gè)合適的模型檢查工具，許多公司都提供了這方面的工具：

　　Cadence/model integrity工具，它是基于Windows平臺的 IBIS模型編輯、它不但可以檢查IBIS的語法錯(cuò)誤，而且也可以以圖形方式顯示IBIS模型的V/I曲線；
IBISCHK，是IBIS模型的語法分析器，用來檢查IBIS模型的語法錯(cuò)誤；
S2iplt，此工具可以以圖形方式顯示IBIS模型的V/I曲線，它是屬于UNIX版本的；
S2IBIS，此工具可以將現(xiàn)有的HSPICE、PSPICE或SPICE3模型轉(zhuǎn)換為IBIS模型；
Visual IBIS Editor，是Hyperlynx公司開發(fā)的基于Windows平臺的 IBIS模型編輯、語法檢查及V/I曲線顯示工具。