受到平板印刷技術(shù)進(jìn)步的推動(dòng)，IC轉(zhuǎn)換速度繼續(xù)保持不斷提升的勢(shì)頭。與此同時(shí)，時(shí)鐘速度的逐步加快則使得時(shí)序余量大大減少。
 廣義來(lái)說(shuō)，管理高速效應(yīng)的技術(shù)可以分為三類，有時(shí)我們稱其為“3 T”：
● 技術(shù)（Technology）--選擇足夠快速的驅(qū)動(dòng)器技術(shù)滿足您的功能需求（但又盡可能慢）；
● 拓?fù)?Topology)--選擇的拓?fù)浼饶軡M足時(shí)序要求，又能限度減輕信號(hào)反射的影響；
● 匹配(Termination)--運(yùn)用無(wú)源元件管理信號(hào)反射。
聽來(lái)很容易，對(duì)嗎？問題是，在設(shè)計(jì)印刷電路板時(shí)，我們將面臨成千上萬(wàn)種此類選擇，您必須在這些技術(shù)與時(shí)序要求以及電磁兼容（EMC）之間求得平衡。
阻抗失配
出現(xiàn)阻抗不連續(xù)就可能發(fā)生反射，不連續(xù)包括板卡層疊、線寬變化、BGA出線、分支、過(guò)孔、負(fù)載、連接器或電源平面間斷。
反射問題之所以嚴(yán)重，是因?yàn)樗艿綆状笠蛩氐挠绊懀渲邪ㄗ杩共町悺⑾鄬?duì)于整條傳輸路徑長(zhǎng)度的阻抗不連續(xù)時(shí)的長(zhǎng)度以及能容忍的噪聲容限。
有些反射盡管還沒有那么嚴(yán)重，但無(wú)法運(yùn)用“3T”來(lái)解決。因此，就采用主動(dòng)預(yù)防方式控制阻抗的流程而言，運(yùn)用HyperLynx Stackup Planning工具（如圖1所示）開展布線前阻抗規(guī)劃就成了關(guān)鍵和重要的工作。
個(gè)“T”：按照技術(shù)開展篩選
目前我們可以運(yùn)用很多策略來(lái)處理非理想布線。首先是了解哪些網(wǎng)絡(luò)可以允許比較差的布線，哪些網(wǎng)絡(luò)無(wú)法做到這一點(diǎn)。“技術(shù)篩選”戰(zhàn)略能夠在此時(shí)發(fā)揮較好作用，它可以將網(wǎng)絡(luò)分成以下幾種：
● 信號(hào)完整性關(guān)鍵信號(hào)（時(shí)鐘、選通脈沖以及對(duì)信號(hào)需要邊沿要求較高的信號(hào)）；
● 時(shí)序關(guān)鍵信號(hào)（地址、數(shù)據(jù)以及出現(xiàn)非理想信號(hào)邊沿但必須與時(shí)序要求協(xié)調(diào)一致的信號(hào)）；
● 驅(qū)動(dòng)器轉(zhuǎn)換速率快于5ns 的信號(hào)。
我們有必要快速考察一下快速驅(qū)動(dòng)器邊沿速率的效應(yīng)。圖2所示為各驅(qū)動(dòng)器邊緣在同一 5英寸傳輸線上不斷增加時(shí)所產(chǎn)生的效應(yīng)。10ns 和5ns 驅(qū)動(dòng)器產(chǎn)生了較好的接收器波形。速率較快的2.5ns 和1.0ns 驅(qū)動(dòng)器則產(chǎn)生了發(fā)射，并在黃色和紅色接收器波形上發(fā)生振蕩。
第二個(gè)“T”：拓?fù)洹⑿盘?hào)完整性和時(shí)序
如果網(wǎng)絡(luò)相對(duì)其驅(qū)動(dòng)速度而言較短的話，則易于避免信號(hào)完整性問題的出現(xiàn)，因?yàn)榉瓷淇梢砸暂^快的速度被吸收掉。從圖2所示快1.0ns 的波形而言，反射能夠在半英寸的傳輸長(zhǎng)度下穩(wěn)定下來(lái)。盡管在學(xué)術(shù)上講得通，但一位有經(jīng)驗(yàn)的工程師肯定不會(huì)愿意為很多精心規(guī)劃的高速網(wǎng)絡(luò)規(guī)定一個(gè)長(zhǎng)度不超過(guò)半英寸的傳輸長(zhǎng)度。
有時(shí)候，拋棄“經(jīng)驗(yàn)做法”的布線可能在實(shí)際上成為解決信號(hào)完整性問題的關(guān)鍵。讓我們考慮一個(gè)個(gè)案，某個(gè)時(shí)鐘具有多個(gè)接收器，每個(gè)接收器都對(duì)Skew比較敏感（即時(shí)鐘必須在相同時(shí)間抵達(dá)每個(gè)接收器）。在這一個(gè)案中，菊花鏈布線可能并不理想，因?yàn)樗蛎總€(gè)接收器順次傳輸信號(hào)，這樣就肯定會(huì)產(chǎn)生Skew。
 方案可能是“星形”方案，即每個(gè)接收器（或接收器的子器件）都擁有自己的布線支線。每個(gè)接收器的放置位置與驅(qū)動(dòng)器之間都保持大約相同的延遲長(zhǎng)度，與菊花鏈相比，每個(gè)接收器與其他接收器之間的隔離度更高。

我們?cè)趶?qiáng)調(diào)３“T”之間相互關(guān)系和權(quán)衡折衷的同時(shí)，也必須指出星形布線安排將會(huì)引出一些新的問題。多條支線將給驅(qū)動(dòng)器集成電路造成低阻抗，要求其能夠輸入輸出較大的動(dòng)態(tài)電流。實(shí)際上如圖３所示，您可能需要為這一拓?fù)浒咐褂靡豁?xiàng)更為強(qiáng)勁的驅(qū)動(dòng)器技術(shù)，比如Xilinx　Spartan-3 LVCMOS33_F_24mA驅(qū)動(dòng)器，而不是LVCMOS33_F_8mA。

第３個(gè)“T”：匹配
作為一般性規(guī)則，信號(hào)邊沿速率超過(guò)5ns 的任何信號(hào)在網(wǎng)絡(luò)中傳輸?shù)拈L(zhǎng)度超過(guò)1英寸均應(yīng)進(jìn)行匹配。盡管降低成本是重要的，但關(guān)聯(lián)產(chǎn)生的信號(hào)質(zhì)量效益也是關(guān)鍵所在——它影響到該產(chǎn)品是否能好好工作。讓我們針對(duì)不同的拓?fù)浣Y(jié)構(gòu)和設(shè)計(jì)要求考察幾種匹配策略。


匹配類型
匹配數(shù)字信號(hào)傳輸線路的經(jīng)典方法已經(jīng)眾所周知。您可以在源端匹配、遠(yuǎn)端匹配或在兩邊都采用匹配；您可以采用在幾個(gè)不同的位置運(yùn)用“分布式”匹配；或者您可以采用兩個(gè)直流并行匹配電阻，把它們拉到相應(yīng)的電源上，以便實(shí)現(xiàn)Thevenin匹配特定的直流偏壓。
以下是幾項(xiàng)通用匹配原則：
● 源端匹配可用于點(diǎn)對(duì)點(diǎn)/單向連接；
● 遠(yuǎn)端匹配可用于多點(diǎn)連接；
● 如果您的插入式系統(tǒng)具有可變配置，則分布式匹配可能會(huì)有所幫助。
上述每種技術(shù)都各有優(yōu)缺點(diǎn)。
從元器件數(shù)量和阻值選擇的角度來(lái)看，并行DC匹配無(wú)疑是簡(jiǎn)單的，因?yàn)樗恍枰粋€(gè)元器件，且內(nèi)置在Spartan-3 FPGA中，其阻值選擇則等同于線路阻抗。然而，它消耗的功率，可能無(wú)法由驅(qū)動(dòng)器驅(qū)動(dòng)。AC匹配則要求增加一個(gè)元器件（更為昂貴且要求額外占用板卡空間），且工程設(shè)計(jì)工作量較大（尋找優(yōu)化電容容值），但它降低了功耗。


串聯(lián)匹配產(chǎn)生了一個(gè)電壓坪，在反射從線路另一端被接收回來(lái)之前，這個(gè)電壓坪始終存在，因此從時(shí)序角度看串聯(lián)匹配不可能正確工作，除非如圖4所示，接收器集中在靠近網(wǎng)絡(luò)端部的地方。
我們可以通過(guò)幾種方法在信號(hào)接合處或星形拓?fù)溥B接處實(shí)現(xiàn)匹配。首先是在每個(gè)驅(qū)動(dòng)器處設(shè)置一個(gè)串聯(lián)匹配，其好處是縮短在接收器端的穩(wěn)定時(shí)間，同時(shí)功耗小。單個(gè)串聯(lián)匹配策略的有效實(shí)現(xiàn)必須滿足幾項(xiàng)條件：每條分支的長(zhǎng)度都必須差不多相同；否則，從每條分支返回的反射都無(wú)法實(shí)現(xiàn)同步并抵消。

每條分支的阻抗都必須相同（或接近），否則將不可能選擇一個(gè)有效的電阻值。如果各條分支均長(zhǎng)于3/4英寸，則有必要使其并行阻抗等于來(lái)自驅(qū)動(dòng)器的線路阻抗。您也可以更改傳輸線阻抗或使用并行DC匹配，在接合處實(shí)現(xiàn)匹配——既迅速衰減反射，同時(shí)也衰減信號(hào)。
恰當(dāng)?shù)倪x擇取決于網(wǎng)絡(luò)拓?fù)浜托盘?hào)方向。對(duì)那些擁有復(fù)雜走線的網(wǎng)絡(luò)來(lái)說(shuō)，我們也許甚至在理論上都難以找到一種行之有效的匹配方案。這正是HyperLynx等“What-If”仿真工具能夠在比較可選擇方案時(shí)成為不可或缺的工具的原因所在。
結(jié)語(yǔ)
Spartan-3器件同時(shí)針對(duì)單端和差分信號(hào)內(nèi)置匹配器件，且支持LVTTL、LVCMOS、SSTL、HSTL、GTL、LVDS和RSDS，能夠讓尋求高速技術(shù)的硬件工程師以合理的價(jià)格實(shí)現(xiàn)其高速設(shè)計(jì)。但現(xiàn)代器件日益提高的能力迫使今天的工程師承擔(dān)責(zé)任，解決信號(hào)完整性、時(shí)序和電磁兼容等問題。
就您運(yùn)用Spartan-3 FPGA器件開展制造所能節(jié)省的經(jīng)費(fèi)而言，不妨考慮為您的工具箱增加一些信號(hào)完整性分析軟件。有些特性對(duì)良好的分析軟件來(lái)說(shuō)是重要的，其中包括推薦匹配策略的能力，以及在設(shè)計(jì)循環(huán)中盡早進(jìn)行“What-If”仿真的能力。
就布線前分析而言，無(wú)論是“交互式”還是整塊板卡“批量”仿真，都具有關(guān)鍵性意義，任何違反的地方都將被標(biāo)記，并針對(duì)整塊印刷電路板提出建議。