電路板尺寸日漸縮小，電路功能更強，時鐘速度和器件上升時間卻越變越快，高速設計已成為設計過程的重要部分。要解決PCB設計中日益普遍的高速設計問題，關鍵要以信號分析為基礎，結合設計末期的快速校驗來實現一種綜合的設計方法。本文介紹Innoveda推出的一體化高速PCB設計流程。

　　大多數設計工程師都熟悉高速電路設計中的可靠性問題，但在解決關鍵電路網絡中的可靠性問題時仍然憑借經驗，很少將高速分析結合到設計中去。然而高速設計問題已不容忽視，GHz級系統時鐘、高速系統總線、越來越小的物理尺寸，尤其是器件低于納秒級的上升沿時間，使得即使普通的電路板設計都具有信號完整性等問題。

　　如今，日益增加的設計復雜度和越來越小的元器件管腳封裝使得布線密度越來越高，從而傳輸線效應和其它的信號完整性問題變得更常見。例如，簡單地提高半導體器件的上升沿時間，在已經設計定型的電路板中將引入串擾和振鈴現象。設計工程師越來越關心設計的可靠性，必須及早地就解決諸如EMI等問題。

　　為了解決信號完整性問題，設計工程師將更多的時間和精力投入到電路板設計的約束條件定義階段。通過在設計早期使用面向設計的信號分析工具，運行多種仿真，并仔細地規劃電路板拓撲結構，可以制定出電特性和物理特性的綜合設計約束條件，從而避免以上述問題。典型的PCB設計流程如圖1所示。

　　然而，幾乎沒有任何設計環境可以適應這些新的設計要求。當前的典型設計環境大都是面向設計后期，以電路板繪制為主要考慮因素。設計工具提供商現在開始著手應對這些新的設計挑戰。但是設計工程師們需要一個全新的方法來解決設計中日益突出的高速設計問題，采用該方法，設計工程師在設計的早期就可以解決問題(圖2)。

　　更緊密的工具集成

　　要想找出并解決這些高速信號問題，并且不依賴昂貴而費時的電路板測試步驟，關鍵是要在電路板設計前進行大量的信號分析。當設計工程師發現這些問題后，就能通過改變布線和電路層分布、定義時鐘線的布線拓撲、選擇特定速度的元器件來保證電路設計一次性成功。

　　然而以前的信號完整性分析工具都具有很大的局限性，要么不易使用，要么不具有分析整個設計的能力。因此，設計工程師只能靠經驗來決定需要重點注意的關鍵電路網絡，或者靠信號完整性綜合分析工具來分析。

　　近，設計工具開始有了新的突破，開發出針對高速設計問題的有效分析工具。以Innoveda提供的信號完整性分析工具為例，該公司的HyperLynx工具組具有易于使用的特點，并能夠提供強大的電路板繪制前后信號完整性分析功能。它的一個突出特征是用戶界面非常友好，這使得設計工程師能很快對他們設想到的“可能情況”作出分析，并對終端拓撲等問題進行實驗，從而迅速找到滿足性能和可靠性的解決方案。對于那些處理高復雜度電路板和系統的工程師來說，Innoveda的XTK信號完整性校驗工具組和ePlanner信號完整性規劃環境提供了用于超高速信號完整性分析的先進算法和一些成熟的驗證功能，包括拓撲分析、高速掃描以及損耗線、蒙特卡羅法以及用于信號完整性分析的算法。

　　過去設計工程師必須在Hyperlynx和XTK間作出選擇。近，Innoveda實現了這兩種關鍵信號完整性分析工具之間的連接，這種連接將二者集成在一起，可以在一個設計中同時使用這兩種工具，能有效縮短設計周期。通常，HyperLynx初是作為高速PCB信號分析的工具，而XTK和ePlanner則用來進行更復雜的拓撲分析和約束條件生成。

　　增強布線能力

　　在確定布線規則后，設計工程師開始轉入設計的物理實現。通常的PCB繪圖工具提供綜合的元件選擇能力，能夠設置板層，分配約束規則并管理板上所有元件的放置。優良工具必須使用方便，能自動管理所有的設計約束條件，并產生終的電路板設計。

　　但在高速設計環境中這還不夠，PCB繪圖工具必須提供更加綜合的解決方案。目前一些設計通常十分復雜，開發時間短，設計工程師不能再用過去的手工繪制方式，否則既費時又容易出錯。為了盡可能提高工作效率并解決大量的信號分析問題，設計工程師需要一種工具使他們既能以批處理方式又能交互式完成布線。

　　Innoveda發布的PowerPCB 5.0滿足了這種設計要求。這個基于形狀和規則的電路板設計系統包含了BlazeRouter HSD(高速設計)這一高速設計選項，它允許根據高速約束條件，包括小/長度、匹配長度和差分對(differential pair)進行自動布線。這類約束條件可以設置于規則體系中的任何地方，BlazeRouter HSD能自動按照這些規則實現設計。這樣，設計工程師就可以設置并保護關鍵的電路拓撲，從而確保關鍵信號按正確的順序連接。

　　該工具還為那些樂意于手動布線的設計工程師添加了交互式布線編輯器，并專門為約束條件產生的網絡提供大量的特殊支持。這個新的快速交互式布線編輯器(FIRE)具有多種設計規則檢查(DRC)模式和新的布線編輯功能。設計工程師可以自動添加“Z”型插孔，尋找差分對，監控走線長度或根據特定的約束規則進行設計。這樣，設計工程師可以更容易實現密集布線設計，在少的板層上實現更大的布線密度。

　　此外，該工具還提供了一個圖解反饋功能，為設計工程師指出某布線選擇對板上其它網絡的影響。過去，設計工程師很難知道關鍵網絡的修改對設計的其它部分有什么影響。BlazeRouter HSD將這些過去難以了解的影響用圖解的形式表示出來，用不同的顏色和亮度表示不同的影響。這能夠幫助設計工程師了解每一個布線選擇可能存在的影響。

　　建立一套完整的設計方法

　　在解決如今電路板設計中普遍存在的高速問題方面，以上這些工具代表了當前主要的發展。但是，設計工具還必須增加更多的功能來適應電路板設計中快速增長的時鐘速度和復雜性，特別是需要用一個綜合的設計方法來替代現在的多點設計工具。

　　新方法具有怎樣的設計流程呢？為了解決關鍵路徑中的高速問題，必須在流程初的設計定義階段添加新的功能。要達到這一目的，新方法必須有強大的仿真和分析能力。同時，必須能了解電路板設計的關鍵數據，尤其是有關元器件的可用性和成本等信息。理想的情況是，設計工程師通過設計平臺能實現整個公司內部的協作，設計工程師通過網絡不但可以在設計工程師之間交流設計思想，還可以與采購和生產等其它部門進行溝通。

　　同時，高速電路板的設計在很大程度上依賴于一種約束生成方法。當前，設計工程師將電子設計數據和設計約束條件輸入到電路板繪圖軟件實現電路設計，但信號完整性問題和電路板設計日益增加的復雜度使問題更加復雜化。為解決這些高速和復雜電路板上的信號完整性問題，他們必須在繪制電路板之前就對設計進行仿真和綜合。這就對設計環境提出了新要求，從電特性到制造工藝，設計工程師都必須制定約束條件。在一個理想的設計平臺上，設計工程師不但可以針對走線長度、電磁干擾或串擾等參數制定電特性規則，而且可以針對元件間隔、高度限制和旋轉角度設置元件放置規則。

　　為了快速生成這類約束條件，該設計環境必須具有強大的拓撲分析和“可能情況”分析能力。能允許設計工程師以電路圖形式設計和仿真網絡拓撲，允許采用信號完整性分析引擎在多次仿真中改變拓撲參數，然后還可以研究各種端接方案，并使之與延遲約束條件、電路層選項和走線間距共同作用，使信號完整性受到的影響降至。這種功能還應該與元件的放置緊密結合，并與規劃功能聯系起來，這樣，設計工程師才好定義初始的元件放置，并了解布線策略的性能。總而言之，新的設計環境必須提供強大的約束條件管理能力，以便設計工程師組織和管理眾多的信息。

　　不僅如此，這種新的面向高速設計的方法在開發過程的后期還必須提供校驗功能。過去，電路設計工程師只有當板上存在關鍵網絡才進行布線后期校驗，而對整個電路板設計進行完全的綜合校驗則認為復雜費時。但這一觀點正在變化，因為今天的高速電路板設計中，成千上萬的網絡之間復雜的交互作用很難預測。要保證設計的可靠性，的辦法就是對整個布線設計進行徹底的整體仿真。

　　一個理想的高速設計流程能夠解決這些問題，該流程所使用的設計環境必須包含高速、高精度的信號分析引擎，能夠在一段相對較短的時間內完成板上所有信號的仿真。同時，該仿真引擎還必須能仿真多個電路板和多個設備等可能情況，并支持該引擎所在設計環境可能會使用的多個PCB數據庫。