現(xiàn)代通訊電子正在向低供電電壓的方向發(fā)展。移動(dòng)電話的數(shù)字電路供電電壓已接近1.2V甚至更低。因?yàn)橐苿?dòng)電話正增加系列功能以保持吸引力，而電流消耗要保持相同或者少許增加。

　　同時(shí)，在不久的將來(lái)電池電壓不大可能從鋰離子電池或鋰聚合物電池一下子降下來(lái)，這個(gè)電壓為3.6V。這在電源配給中給DC-DC轉(zhuǎn)換器適變?yōu)殡娫垂芾鞩C和減少分離的線性調(diào)節(jié)器增加了壓力。現(xiàn)實(shí)仍有分離線性調(diào)節(jié)器芯片的需要，包括一個(gè)或多個(gè)調(diào)節(jié)器。因?yàn)橐措娫垂芾鞩C沒(méi)有足夠的線性調(diào)節(jié)器以滿足靈敏的模擬和RF電路，要么他們?cè)诖蠖鄶?shù)苛刻應(yīng)用領(lǐng)域不能提供解決方案。后者可能由于DC-DC轉(zhuǎn)換器或電源管理IC的其它電路的交叉耦合，或者集成線性調(diào)節(jié)器的不良性能。因此，負(fù)載附近的分布調(diào)節(jié)是有必要的。然而，這經(jīng)常又被認(rèn)為犧牲了PCB的面積。所有這些驅(qū)使線性調(diào)節(jié)器的封裝根據(jù)占用PCB面積和調(diào)節(jié)器性能而設(shè)計(jì)。

　　性能

　　現(xiàn)在的默認(rèn)標(biāo)準(zhǔn)，例如低輸出電壓，高輸出電流和低靜止電流的高PSRR（電源供應(yīng)抑制比率），在很多情況下是不夠的。良好的線性瞬態(tài)響應(yīng)，低噪聲和不同供電干擾的抑制是成功設(shè)計(jì)的關(guān)鍵課題。調(diào)節(jié)器企圖保持輸出電壓恒定而不管輸入電壓和負(fù)載電流的變化。移動(dòng)電話的電池通常情況下有300m(的串聯(lián)電阻，功率放大器在全功耗狀態(tài)下將產(chǎn)生1A的峰值電流，這在電池兩端導(dǎo)致300mV的臺(tái)階響應(yīng)，而該電壓正是調(diào)節(jié)器的供給電壓。如果調(diào)節(jié)器的輸出電壓是供給移動(dòng)電話的 VCO頻率合成器，那么調(diào)節(jié)器輸出1mV的電壓變化可以導(dǎo)致PLL漂出可接收的頻率范圍。所以PSRR超過(guò)50dB是有必要的，不過(guò)今天專業(yè)化工藝的線性調(diào)節(jié)器不難實(shí)現(xiàn)。

　　功率放大器也能導(dǎo)致電池電壓的RF互擾。例如，在GSM電話中功率放大器每間隔4.615ms工作577(s，這導(dǎo)致電池電壓的RF脈沖，線性調(diào)節(jié)器檢測(cè)到這個(gè)尖峰脈沖將導(dǎo)致輸出電壓漂移1mV甚至更多。避免這個(gè)情況就必須嚴(yán)格要求工藝和設(shè)計(jì)。工藝必須能夠過(guò)濾掉從幾百M(fèi)Hz到幾 GHz的高頻信號(hào)，但是用很差特性無(wú)源器件的低頻工藝來(lái)過(guò)濾高頻信號(hào)，線性調(diào)節(jié)器的設(shè)計(jì)者怎么努力都是很困難的。下面的圖1展示了一個(gè)沒(méi)有高頻濾波的測(cè)試結(jié)果曲線圖，而圖2展示了一個(gè)集成了抑制高頻尖峰干擾的濾波器的線性調(diào)節(jié)器的非常好的結(jié)果。3通道是調(diào)節(jié)器的AC連接輸出，4通道是突發(fā)信號(hào)的觸發(fā)信號(hào)。送給供電電壓的突變信號(hào)的載波電平是13 dBm，頻率是1.85 GHz。

　　線性調(diào)節(jié)器的噪聲指標(biāo)由負(fù)載電路PSRR和負(fù)載電路的輸出噪聲的要求共同決定。非常嚴(yán)格的噪聲要求與負(fù)載電路不良的PSRR要求調(diào)節(jié)器的噪聲輸出更低。移動(dòng)電話的VCO合成器就是需要低噪聲調(diào)節(jié)器的一個(gè)例子，低噪聲--從10 Hz到 100 kHz 加起來(lái)共10 (Vrms-提高了移動(dòng)電話的靈敏度。

　　PCB面積

　　單個(gè)的調(diào)節(jié)器通常以SOT23或TSOT5的封裝供貨，目前CSP（芯片級(jí)封裝）封裝在增加其市場(chǎng)占有率。隨著CSP封裝技術(shù)占領(lǐng)更多的市場(chǎng)，其價(jià)格與塑料封裝相比將更具競(jìng)爭(zhēng)力。 　
　
　　不幸的是，與CSP封裝的線性調(diào)節(jié)器相比，外部器件占據(jù)了PCB過(guò)多的面積。 舉個(gè)例子，SOT23的單個(gè)調(diào)節(jié)器需要PCB面積，除了連線之外，是16.5 mm2，看表一，變負(fù)載電容到470nF，免了參考濾波電容，節(jié)省了2 mm2，面積共節(jié)省了18.8%。用CSP封裝，同樣情況下結(jié)果面積有了更多的節(jié)省，31.6%。所有加起來(lái)，從現(xiàn)在標(biāo)準(zhǔn)的SOT23封裝方案變化到 CSP封裝和更小的電容，面積從16.5 mm2減少到6.7 mm2，結(jié)果節(jié)約了59%的面積。

　　在某些情況下，通過(guò)縮短啟動(dòng)時(shí)間還可以減少更多的PCB面積。在這些場(chǎng)合中，為了實(shí)現(xiàn)更快切換，V CO負(fù)載是通過(guò)一個(gè)開(kāi)關(guān)連接到線性調(diào)節(jié)器輸出端的。調(diào)節(jié)器的啟動(dòng)時(shí)間，幾百(s，對(duì)系統(tǒng)來(lái)說(shuō)太長(zhǎng)了。為了縮短到理想啟動(dòng)時(shí)間，大概幾個(gè)(s，允許設(shè)計(jì)者省略外部開(kāi)關(guān)-假定在調(diào)節(jié)器負(fù)載電容不至于高到電池產(chǎn)生很大的浪涌電流的情況下。

　　工藝

　　工藝是線性調(diào)節(jié)器具有良好性能的關(guān)鍵因素。有精確TFR電阻的BiCMOS工藝的寄生元件很小，金屬-金屬電容有很好的RF性能，分離通過(guò)的PMOS晶體管可以實(shí)現(xiàn)精確的輸出電壓，高PSRR，低噪聲和在供給電壓有RF互擾的情況下良好的濾波性能，而且可能在設(shè)計(jì)中省略旁路電容和SOT23或CSP封裝需要的負(fù)載電容。Micro Analog System公司采用獨(dú)特的工藝將上述所有元件封裝在一個(gè)線性調(diào)節(jié)器上。這種程度的混合是難于用任何其他的工藝實(shí)現(xiàn)的。