目前市場上占統治地位的A/D轉換器主要是:逐次逼近式、∑-△式、流水線式。∑-△式可以實現很高的分辨率,流水線式可以保證很高的采樣速率,這兩種體系結構都是為了滿足某種特定需求的縱向市場而設計的,而逐次逼近式A/D轉換器在速度、精度、功耗和價格方面具有綜合優勢,因此本文串行輸出A/D轉換器采用逐次逼近式結構。
逐次逼近式A/D轉換器是采樣速率低于5 MSPS(百萬次采樣每秒)的中高分辨率應用的常見結構,其分辨率一般為8位~16位,具有低功耗、小尺寸等特點,因而具有較寬的應用范圍,如便攜式/電池供電儀表、筆輸入量化器、工業控制和數據/信號采集器等。顧名思義,逐次逼近式A/D轉換器實質上是實現二進制搜索算法,內部電路可以運行在幾MHz,A/D轉換器采樣速率是該數值的分數,主要由逐次逼近算法確定。
本文基于上華0.6μm BiCMOS工藝設計了一個8通道12位串行輸出A/D轉換器,其核心電路采用逐次逼近式結構,并在總結改進傳統結構的基礎上,采用電壓定標和電荷定標的復合式D/A轉換器結構,這種“5+4+3”分段式復合結構既避免了大電容引入的匹配性問題,而且電阻的引入減小了電路本身的線性誤差;比較器的實現采用多級級聯的放大器結構,降低了沒計復雜度。,基于CSMC 0.6μm BiCMOS工藝實現了整體版圖設計。
1 系統結構及電路實現
逐次逼近式A/D轉換器結構電路如圖1所示,主要由采樣保持電路、比較器、D/A轉換器、逐次逼近寄存器和邏輯控制單元5部分組成。
比較器的輸出反饋到D/A轉換器,并在下一次比較前對其進行修正。即輸入信號的取樣值與D/A轉換器的初始輸出值相減,余差被比較器量化,量化值再來指導控制邏輯是增加還是減少D/A轉換器的輸出;然后,這個新的D/A轉換器輸出值再次從輸入取樣值中被減去,不斷重復這個過程,直至其精度達到要求為止。由此可見,這種數據的轉變始終處于邏輯控制電路的時鐘驅動下,逐次逼近寄存器不斷進行比較和移位操作,直到完成LSB(有效位)的轉換。這時逐次逼近寄存器的各位值均已確定,逐次逼近轉換完成。
由于本次設計針對是串行的多路通道轉換技術,所以在逐次逼近式A/D轉換器基本結構的基礎上,在模擬輸入前端加入多路復用模塊,并在輸出后端加入并串轉換電路。
整體結構簡圖見圖2。
逐次逼近式A/D轉換器的速度和分辨率主要受反饋電路中D/A轉換器的速度、分辨率和線性的限制,精確設計D/A轉換器是本設計的重點和關鍵。傳統的逐次逼近式A/D轉換器大多采用簡單的電阻分壓式或電容電荷型結構來實現。電阻分壓式的轉換器只需要用一種電阻,容易保證制造精度,即使電阻出現較大的誤差,也不會出現非單調性,這是它的優點。但是,對n位二進制輸入的這種結構的D/A轉換器來說,需要2n個分壓電阻以及同樣數量的模擬開關,所以隨著位數的增加,其所需元器件的數量會呈幾何級數增加,這是它的缺點。這種結構單獨用做一個D/A轉換器的情況比較少見,但是它卻在逐次逼近式A/D轉換器中常用到,尤其在位數低于8位時。電容電荷式D/A轉換器的優點是精度較高,但是存在面積大、對寄生電容敏感等缺點,而且還需要兩相時鐘,增加了設計制造的復雜度。
傳統D/A轉換器電路在設計時考慮的是單一形式的電路結構,但在本設計中充分利用電阻單調性好、電容精度高的優點,避開電阻型所需開關數多及電容面積大的不利因素,因此本電路D/A轉換器的實現采用復合結構,如圖4所示。
單獨對D/A轉換器進行仿真得到的結果曲線如圖5、圖6所示。
2 設計結果
根據電路功能及指標要求,在Cadence環境下用HSPICE對電路進行仿真。通過控制邏輯的精確控制,對選擇8通道中任一通道都能夠實現12位準確轉換,圖7為選擇第8通道對2.5 V電壓進行轉換的輸出波形,實現了模擬信號到數字信號的正確轉換。
設計的12位A/D轉換器的特性如下:分辨率為12位;轉換時間為7.5μs;零點誤差為<±2LSB;增益誤差為<±2LSB;線性誤差為<±1 LSB;模擬輸入電壓為0~4.096 V;工作溫度范圍為-55℃~125℃。仿真條件為VDD=5.0 V,VSS=0V,Vref=4.096 V,Vagnd=0 V。
本文基于CSMC 0.6μm BiCMOS工藝設計實現了一個12位串行輸出的A/D轉換器,采用電壓定標和電荷定標組合式D/A轉換器技術,比較器的實現采用多級級聯放大器形式,通過合理的時序控制,實現了較好的性能,轉換速率為7.5μs,正常工作電流2.8 mA,增益誤差小于2 LSB,線性誤差小于1 LSB,版圖面積為2.5×2.2 mm2,此轉換器對于消費電子、汽車電子及便攜式產品等方面應用是具有較好性價比的選擇。