合理的方法是采用Z方向封裝，或者說3D芯片封裝。同時，芯片制造商試圖采用先進的、經驗證可靠的引線鍵合技術來滿足消費者需求，同時瞄準采用硅通孔(through-silicon via，TSV)技術的倒裝焊接和晶圓鍵合。
許多公司都在尋求密度更高的3D芯片封裝。Amkor、IBM、IMEC、Intel、Qimonda AG、Samsung, STATS ChipPAC、Tessera、德州儀器、Tezzaron、Xanoptix、Ziptronix以及ZyCube都在研究3D芯片封裝。有些公司還在嘗試TSV技術3D芯片。
例如，先進半導體組裝和測試服務提供商Amkor技術公司，以及位于比利時的非贏利性的納米電子和納米技術研究中心IMEC，達成了一個為期兩年的合作協議，開發成本效益高的3D集成技術，此技術將基于晶圓級處理技術。
市場研究公司Yolé Dévelopment預測許多2D和3D技術將依所需要的封裝密度而共存。該公司同時預計TSV技術將主宰未來的高密度封裝。據該公司稱，TSV技術首先將會用于封裝存儲器，緊接著會增加邏輯器件，然后是采用ASIC和片上系統(SoC)芯片形式的控制器件。
隨著芯片、晶圓和封裝水平的提高，層疊技術繼續受到歡迎。兩種熱門的封裝趨勢是疊層封(PoP)和多芯片封裝(MCP)方法。低產率芯片似乎傾向于PoP，而高密度和高性能的芯片則傾向于MCP。另一個擴展方面是以系統級封裝(SiP)技術為主，其中邏輯器件和存儲器件都以各自的工藝制造，然后在一個SiP封裝內結合在一起。
存儲器技術很可能是在生產基礎上完全使用TSV的技術。三星電子有限公司已經制造出采用晶圓級封裝(WSP)TSV的全DRAM疊層式存儲器封裝，位于鋁襯底內以避免因重新分層造成性能下降。
晶圓級處理的疊層式封裝包括用于2G位高密度存儲器的4個512M位雙倍速率(DDR2)DRAM芯片。這些DRAM堆疊起來，與TSV互聯，構成4G字節雙列直插式存儲器模塊(DIMM)。
與引線鍵合技術相比，這種專利技術可形成激光切割的微米級的孔，與硅基底垂直，將存儲器電路直接與銅填充材料相連。一種專利晶圓薄化技術有助于消除薄型封裝內彎曲的芯片。同時，Tezzaron公司推出的FaStack晶圓疊層技術，使WSP甚至得到更進一步的發展，此技術可以實現在一個薄的3D封裝內將傳感器、信號調理、存儲器以及處理器芯片疊層放置(見圖1)。
甚至印刷電路板(PCB)技術也是3D的了。松下電子的微細集成加工技術(MIPTEC)可以采用密腳距激光成圖技術在注塑成型的襯底上實現3D PCB。松下稱采用MIPTEC，可以開發需要靈活性、小型化以及光學特性、電子特性及熱特性的任何數量的器件。
所有3D封裝面臨的共同難題是構建正確的互連技術。Ziptronix的高效直接鍵合互連(DBI)技術可以以裸片-晶圓或晶圓-晶圓的形式實現。此技術支持小于10μm互連間距，典型互連寬度為2μm，對準精度為1μm。
Sematech是一個芯片制造聯盟，Sematech認為互連難題十分關鍵。該聯盟將其3D互連項目的會員資格向供應商、芯片制造商、裝配和封裝公司以及其他參與者開放。該項目開始于2006年，已經被設計為半導體國際技術發展藍圖(ITRS)。TSV代表了此項目的一個焦點領域。
淘汰引線鍵合？
許多封裝專家認為TSV是互連技術的下一階段。實際上，TSV可以很好取代引線鍵合。引線鍵合是一種利用現有設備可以容易實現的成熟技術，不過，IC裸片之間的路徑長度并不需要短。
此外，引線鍵合要求裸片邊緣具有鍵合盤, 這樣就會將連接數量限制到邊緣長度除以引線鍵合機的布局分辨率大小上，特別是在采用表面貼裝技術(SMT)時。引線鍵合疊層式芯片同時也要求相互之間有空間，而引線本身也會占用空間。
毫無疑問，引線鍵合是一種重要的技術工具，但將來會面臨某些限制。引線鍵合要求裸片之間垂直間隔有數十微米，而裸片連接引線的水平間隔需要有數百微米。此外，會有這樣的爭議，就是引線鍵合會引入潛在的可靠性問題，雖然這方面的記錄遠不確定。
盡管如此，處于地位的半導體芯片公司還將繼續推進這一廣泛應用的技術，他們認為其成本比TSV技術低。三星近采用引線鍵合技術將16個NAND裸片封裝在一個MCP模塊內，密度達到了16G字節。“誰也不要知道引線鍵合技術能走多遠，” 三星存儲器事業部互連產品和技術組總工程師Dongho Lee這樣說。
為克服引線鍵合凸點的局限，Tessera提出了一種微接觸芯片級封裝(CSP)，縮小高密度面陣列CSP產品封裝引腳間距。該封裝采用鎳/覆金銅凸點，可以將CSP以SMT形式裝配到板子上。與0.5mm間距球柵陣列(BGA)封裝的300μm凸點直徑比較, 這種微接觸凸點的直徑可以縮小到只有200μm(見圖2)。
Akita Elpida存儲器公司稱其開發出了世界上密度的MCP模塊，在一個1.4mm厚的封裝之內有20個裸片疊層。為此，該公司將單個裸片限制到30納米厚，并開發了處理如此薄裸片的設備。Akita隨后使用40μm低環路引線鍵合，并設計了一種不會干擾機械裝配的注入樹脂的方法。
采用倒裝芯片技術替代引線鍵合的情況越來越多。倒裝芯片技術將裸片朝下與采用BGA技術或其它導電凸點的PCB或基底相連,這樣不僅能取掉引線鍵合，同時也能提高信號速率并降低總尺寸限制。
Freescale半導體公司的重分布芯片封裝(RCP)方法將倒裝芯片技術更向前推進了一步(見圖3)。它是一種PoP，因為是標準I/O引腳布局，靈活性非常大。RCP方法的頂層可以是任何ASIC，如存儲器、應用處理器、藍牙模塊或相機模塊。
據Freescale稱，與SiP和普通PoP方法相比，RCP能提供的封裝特性組合。該公司在其移動極限融合(MXC)平臺上采用了RCP技術，有一個單核調制解調器、一個共享內存子系統、一個射頻功率放大器以及功率管理功能。這樣，就可以選擇將整個GSM(Groupe Spécial Mobile) EDGE(增強數據率GSM演進)或3G無線設備置于25美分硬幣大小的封裝內。
Tessera的MicroPILR PoP技術可適合大量移動消費類設備的芯片陣列及電路板應用，可以使封裝-封裝的連線短至100μm，使封裝-電路板連線短至0.3mm(見圖4)?？v向高度不到180μm，直徑可以逐漸降低到40～375μm之間。相比之下，焊球直徑在350～500μm之間。
Samsung電子通過其Fusion(融合)計劃尋求開發“真正” 的3D電路。該計劃在去年12月的“IEEE國際電子器件會議”(IEDM)上有介紹，其器件是將32位單元疊層在兩個互連層內的超密集NAND閃存。
初始單元是在一大塊硅晶圓上制作的。然后，其余單元在一個薄的類似SOI(絕緣體上硅)單晶體硅層上制作，該層是在線背面電介質上生長的，兩層之間有一根共用源極線。該共用源極線解決了浮動薄體SOI結構可能出現的問題，此結構只允許一次擦除一個單元。Samsung相信這種SOI方法能可能對邏輯電路也有用。
STATS ChipPAC也在今年發布了一種用于手機平臺的疊層倒裝芯片封裝,這種3D封裝在單個封裝內封裝(PiP)中集成了基帶、存儲器以及模擬功能。
兩種TSV方法
實現TSV主要有兩種方法：傳統的干法腐蝕和激光鉆孔。在IC晶圓制造廠還是在IC封裝廠制備TSV更劃算尚不清楚。各公司目前都在研究激光系統是否適合對多種基板進行鉆孔，如陶瓷、金屬和稀土氧化物、以及分層化合物的聚合材料。
通常認為，TSV激光鉆孔比傳統的干蝕要昂貴。美國電子科學工業公司激光切割組主管Yet Jeffrey Albelo認為，以每1000孔的定價作比較,激光鉆孔法的成本比干反應離子刻蝕(DRIE)方法的成本低。他是根據原始鉆孔率數據得出這一結論的。
如今，更多的公司將TSV看作IC互聯危機的一種解決方案，根據ITRS的觀點，這種危機會在幾年之內顯現。一家半導體工業集團已經提出TSV技術發展藍圖草案，期望在今年年底前公布。
IBM宣布將開始嘗試個使用TSV連接的商用設備。在明年前，該公司還將批量生產具有多達100個直接金屬鏈路接至電源接地面的功率放大器。
新材料
IC芯片制造商早已了解縮小IC幾何尺寸會使IC設計中微小的鋁和銅互連導線很擁擠，會引起時序延遲及其他一些問題。對邏輯和DRAM電路，預期轉向銅互連后，電阻將會增加，這是不希望出現的。
高密度3D封裝有望更廣泛地使用金。Kulicke & Soffa工業公司近開發了Formax，這是一種用于疊層式和多層式應用的新型金線，具有一致的環行形狀、線性和穩定性，另外環路高度可小于3～16密耳，導線直徑跨度高達320密耳。
碳納米管(CNT)將來可能用作3D互連材料。CNT可能會在每一給定面積傳輸更大的電流，電流密度水平達1 x 107 A/cm2。富士通公司正在開發32nm設計CNT，在溫度約450℃下，得到了穿過300mm晶圓的32nm CNT管束，電阻值像鎢的那么低(見圖5)。該公司的研究人員正在努力，使其盡可能匹配兼容CMOS的生長溫度為400℃的電阻。
未來技術路線
3D封裝開發如何完成、什么時候完成，取決于很多因素：半導體芯片制造商采用新型封裝方法的速度有多快？面對熱水平不斷的增加，需要什么冷卻方法來散熱？兼容的工藝設備和工具有哪些，其對準和精度水平能達到所需要的水平嗎？
大多數IC專家認為可能會經歷以下幾個階段。具有TSV和導電漿料的快閃存儲器晶圓疊層很可能會發展，隨后會有表面凸點間距小至5μm的IC表面-表面鍵合出現。，硅上系統將會發展到存儲器、圖形和其他IC將與微處理器芯片相鍵合。
微機電系統(MEMS)IC工具制造商已經著手開發適合即將來臨的3D時代用的工具。這些工具目前用于更寬的數百微米線寬腐蝕側邊和溝槽，可能會作改進，以用于一般45nm和32nm工藝系統的更細些的數十微米線寬。
很多設備提供商、原料公司和研究人員已經聯合創立一個國際性的組織，進行包括處理TSV 3D芯片互連技術并解決成本問題。“半導體3D設備和材料協會(EMC-3D)”將采用“先通孔和后通孔”技術工藝，開發在50～300mm薄晶圓上生成5～30μm微孔的工藝。
發起成立該協會的設備公司有阿爾卡特、EV Group、Semitool公司和XSiL公司；材料公司有美國羅姆·哈斯(Rohm & Haas)公司、美國霍尼威爾 (Honeywell)公司、美國Enthone公司以及美國AZ公司；Isonics公司提供晶圓服務支持；研究伙伴包括德國弗朗霍夫研究院(Fraunhofer IZM)、 韓國三星高等技術學院(SAIT，Samsung Advanced Institute of Technology)、 韓國高等理工學院(KAIST，Korea Advanced Institute of Science and Technology)和德州A&M大學。