DAC5688 進一步擴展了 TI 全功能 DAC 產(chǎn)品系列，與前代產(chǎn)品相比，空間占用降低了 67%。該器件在節(jié)省空間的 64 引腳 9 毫米 x 9 毫米QFN封裝內(nèi)實現(xiàn)了更高性能，從而可支持現(xiàn)有的3G應用（如WCDMA與TD-SCDMA）與新興 4G 應用（如 WiMAX 與 LTE）。例如，該器件可在70MHz輸出頻率下針對單載波WCDMA應用實現(xiàn)81dBC的ACLR。
為了進一步增強通信設計中的性能，DAC5688 支持更的頻率放置、更加優(yōu)異的線性度、噪聲干擾以及更高的 PLL 相位噪聲性能?？蛇x混頻器配合 800 MHz 超高頻率 32 位數(shù)控振蕩器 (NCO) 工作，可確保更精確的頻率配置。數(shù)字逆動態(tài)正弦濾波器可補償自然 DAC sin(x)/x 頻率衰減現(xiàn)象。此外，數(shù)字正交調(diào)制器校正 (QMC) 特性還支持IQ相位補償、增益與偏置，以便為創(chuàng)建平坦的通頻帶實現(xiàn)邊帶抑制的化。集成的 2x～32x 時鐘乘法 PLL/VCO 不僅可降低抖動，還能提供四倍于 DAC5687 的乘法范圍，這種擴展范圍可幫助設計人員簡化外部計時，降低復雜性與成本。
為了提高靈活性，DAC5688 雙通道 CMOS 數(shù)據(jù)總線提供了每 DAC 通道 250 Mbps 的輸入數(shù)據(jù)傳輸速度。此外，其多種輸入數(shù)據(jù)選項，如雙總線數(shù)據(jù)、單總線交錯式數(shù)據(jù)、半速奇偶多路復用，以及采用內(nèi)部或外部時鐘的輸入 FIFO，也簡化了接口計時。輸入數(shù)據(jù)可通過板上數(shù)字內(nèi)插 FIR 濾波器以內(nèi)差值替換兩次、四次或八次，截止頻率衰減大于 80dB。
工具、支持與信號鏈解決方案簡化設計工作
TI 推出了一整套可加速開發(fā)進程的易用型評估板 (EVM) 與工具。DAC5688 EVM 采用 TRF3703 單芯片正交調(diào)制器與 CDCM7005 時鐘分布芯片，支持高性能小型發(fā)射信號鏈解決方案的快速原型設計。此外，TSW3100 數(shù)字模式生成器的 CMOS 輸出還為設計人員提供了評估平臺，可幫助他們充分利用新產(chǎn)品的高帶寬優(yōu)勢，進一步提高系統(tǒng)性能，其中包括：
使用 TI GC5322 單芯片發(fā)射處理器解決方案，可顯著改進數(shù)字預失真 (DPD) 解決方案的功率放大器線性化；
降低基礎局端成本，統(tǒng)一實施即可滿足高帶寬要求；
可實施軟件定義無線電領域的更多標準；
可滿足測試測量的系統(tǒng)性能要求
為了進一步簡化設計、降低開發(fā)成本并加速產(chǎn)品上市進程，TI 推出了涵蓋完整信號鏈的種類繁多的器件，其中包括運算放大器 (OPA695) 與集成 PLL/VCO (TRF3761)。
價格與供貨
采用 64 引腳無引線四方扁平 (QFN) 封裝的 DAC5688 現(xiàn)已開始供貨。