凌力爾特公司(Linear Technology Corporation)推出 16 位、105Msps ADC，為高速 ADC 和 FPGA 之間的數字通信豎立了一個簡單的新基準。LTC2274 的新型高速二線式品行接口極大地減少了一個 16 位 ADC 和 FPGA 之間所需的數據輸入/輸出 (I/O) 線的數目 (從 16 個 CMOS 或 32 個 LVDS 并行數據線減少至一對傳輸速率為 2.1Gbps 的自定時差分線) ，從而騰出了寶貴的 FPGA 引腳。
       串行數據通信允許簡化布局，需要較少的電路板面積用于布線，同時允許靈活地橫跨模擬和數字邊界進行布線。在噪聲敏感應用中，串行接口在數字和模擬電路之間提供有效的隔離勢壘，用于消除數字輸出之間的耦合，以減少數字反饋。
       采用 8b10b 編碼、依據用于數據轉換器的 JEDEC 串行接口規范 (JESD204) 對 LTC2274 的輸出數據進行串行處理，并與很多 FPGA 高速接口兼容，如 Xilinx 公司的 Rocket IO、Altera 公司的 Stratix II GX I/O 和 Lattice 公司的 ECP2M I/O。LTC2274 以 2.1Gbps 速率通信，在目前市場上的所有 ADC 中，這是速率快的高速串行接口。通信設備、多通道系統、空間受限設計和儀表等應用都會得益于 LTC2274 獨特的接口和豐富的功能。
       LTC2274 具有幾種獨特的功能，可改善系統總體設計。就高靈敏度接收器應用而言，LTC2274 提供了一個內部透明的高頻抖動電路，在低電平輸入信號時，可將 ADC 的 SFDR 響應改善為遠好于 100dBc。為了避免來自串行數字輸出的干擾，該器件提供一個可選的數據擾碼器，以使串行鏈路頻譜隨機化。還提供串行測試碼型以方便串行接口測試。LTC2274 可以 105Msps 的采樣率工作，內部 PLL 可以配置為鎖定在 3 個不同的采樣率范圍之一。采用片上時鐘占空比穩定器電路，是為了方便以非 50% 時鐘占空比周期工作。為模擬和數字部分提供單獨的停機引腳以節省功率。
       LTC2274 保持了凌力爾特公司的高性能優勢，在基帶具有卓越的 77.5dB 信噪比(SNR) 性能和 100dB 無寄生動態范圍 (SFDR)。80fsRMS 的超低抖動以極高的噪聲性能實現了高達 500MHz 的輸入頻率欠采樣。LTC2274 采用 3.3V 模擬電源，消耗 1.3W 功率。
       LTC2274 由于采用串行輸出，因此可以裝入 6mm x 6mm 的 QFN-40 封裝中，這還不到采用并行輸出的類似 16 位 ADC 尺寸的一半。除了 16 位、105Msps LTC2274，引腳兼容的 80Msps 和 65Msps 版本將于今年夏季推出。商用和工業溫度級的 LTC2274 將從今年 7 月開始批量供貨。以 1,000 片為單位批量購買，該器件每片價格為非常有競爭力的 68.00 美元。演示板和樣品在線提供，網址為：www.linear.com/2274。
性能概要：LTC2274系列
高速串行接口 (JESD204)
采樣率：105Msps/80Msps/65Msps
77.7dB 噪聲層，100dB SFDR
PGA 前端 (2.25Vp-p 或 1.5Vp-p 輸入范圍)
700MHz 全功率帶寬 S/H
內部透明高頻抖動電路
數據擾碼器
串行測試碼型
單一 3.3V 電源
功耗：1.3W
單獨的模擬和數字停機引腳
時鐘占空比穩定器
40 引腳、6mm x 6mm QFN 封裝