2006年6月，IEEE 802.3 10GBASE-T以太網(wǎng)標準在經(jīng)過4年的開發(fā)之后獲得批準，被認為是1995年和1999年分別批準的100BASE-T以及1000BASE-T標準的、成熟且有價值的替代者。市場正準備加快網(wǎng)絡的升級：具有充足CPU處理能力以及IO層性能的日用服務器以及許多應用，正推動對服務器以及核心數(shù)據(jù)中心網(wǎng)絡的帶寬要求。
跟以前一代同軸或基于光纖的網(wǎng)絡適配器相比，毫無疑問，10GBASE-T PHY在可用總功率預算中所占的比例很大。
然而，用戶流傳說，1Gbps產(chǎn)品在使用過程中會過熱，因此，服務器需要采用創(chuàng)新方法來防止由過熱造成的關機。正如在1000BASE-T中的情況一樣，10GBASE-T應用不太可能等待將來的一代產(chǎn)品降低功耗之后才投入使用；相反，機會屬于那些能夠利用早期一代10GBASE-T PHY與適配器卡架構實現(xiàn)有效配合的人們。
PHY架構師面臨相當困難的物理損傷問題，相比之下，網(wǎng)絡適配器架構師擁有更大的靈活性。他們面臨的是無數(shù)有待選擇來卸載的功能，并且這些功能甚至可以由不同的操作系統(tǒng)有選擇地支持。
特別是實現(xiàn)一些控制器卸載功能所需要的功率預算，將不容許這些功能—針對2007年的單端口操作或2008年的雙端口操作—在網(wǎng)絡適配器上與10GBASE-T一道使用。這就給予設計工程師選擇更有效的適配器架構的機會，并利用10GBASE-T提供更為明顯的差異。
到2008年，許多芯片將已經(jīng)完成向90nm工藝的轉移，除了的芯片供應商或那些能夠把流片成本分攤在多個產(chǎn)品上的供應商之外，它們可能能夠在2008年采用90nm以下工藝制造的控制器產(chǎn)品。
盡管控制器架構可以在硬邏輯中實現(xiàn)，但是，大多數(shù)10Gb/s產(chǎn)品至少包含一個工作在數(shù)據(jù)路徑上的CPU，從而提供了硬件/軟件接口的靈活性。其次，這種架構取得巨大成功的例子就是，1990年代中期，Alteon的1Gb/s以太網(wǎng)控制器設計采用了兩顆100Mhz MIPS CPU，這種架構幾乎被廣為采用，總的來看，其智慧在于提供的上市時間特性。
要把這種架構沿用至10Gb/s，就需要至少采用兩顆300MHz MIPS等級的CPU。當然，設計工程師總是面對增加額外開銷的誘惑，目的就是適應對全卸載功能(對傳輸層協(xié)議的規(guī)定處理)以及附加的靈活性。然而，在現(xiàn)代10Gb/s以太網(wǎng)控制器上，1GHz數(shù)量級的處理能力并不常見。
如果采用保守的架構的話，在控制器芯片中所采用的有爭議的新功能以及處理，均會增加功耗，這相當于前一代PHY芯片所降低的功率。盡管控制器的固有功耗要求在130納米以及65納米工藝制造的芯片中分別為2W和1W，但是，單單采用130納米以及65納米工藝制造的CPU就分別增加9W以及4W的功耗。如果控制器實現(xiàn)完全的TCP卸載，外部存儲器以及電源的附加功耗會從大約3W至少增加到5W。在忽略PHY功耗的情況下，典型的具備TOE功能的控制器加上輔助功能的功耗，在130納米以及65納米情形下分別為16W和10W。
相比之下，如果采用硬邏輯實現(xiàn)控制器，加上輔助電路的功耗，在130納米和65納米情形下功耗分別為5W和不到4W。
總而言之，得到一個簡單的功率方程，由它可以初步確定一種特殊的控制器是否能夠滿足10GBASE-T市場的要求。
該方程如下所列：
控制器功耗 +輔助電路功耗 + (PHY 功耗 * 端口數(shù)) <= 可用功率封包。
常見的用戶需求是：小外形的PCIe附加卡應該不超過18W的功耗。因此，利用基于硬邏輯實現(xiàn)的、功耗為3W的130納米控制器，單端口網(wǎng)絡接口適配器得以在2007年推向市場，甚至為代PHY以及3W輔助電路分配了12W的功率預算。利用2008年推出的第二代PHY，這種架構可以輕易地擴展到雙端口的10GBASE-T。
然而，從短期來看，在控制器架構以及PHY的物理要求之間平衡功率預算，將給未來的網(wǎng)絡接口設計產(chǎn)生一個機會，以利用即使在現(xiàn)在均獲得動力的、向10GBASE-T的升級。
——Steven Pope是Solarflare Communications公司的控制器首席技術官。