可編程邏輯解決方案廠商賽靈思公司(Xilinx, Inc.)日前宣布其DSP開發(fā)工具可將多速率DSP設計的Fmax性能提升高達38%,同時還大大提高了易用性。AccelDSP綜合工具和System Generator for DSP工具9.2版的發(fā)布,使Xilinx XtremeDSP解決方案的開發(fā)工具組件提供了更高的性能水平,同時兩種工具間的集成也更為緊密,為同時使用MATLAB和Simulink建模環(huán)境的開發(fā)人員進一步簡化了FPGA設計流程。
對于無線和國防等典型多速率DSP設計開發(fā)人員來說,使用System Generator for DSP 9.2版本,在不對現(xiàn)有設計進行任何修改的情況下,能夠提升Fmax性能高達38%。新版工具采用了一種新的映射算法,其中采用了寄存器復制技術,對于多速率設計中典型的大扇出網(wǎng)絡采用了基于負載遞歸劃分(recursive partitioning)的布局算法。這些增強的特性提高了易用性、提升了抽象層次,并大大改善了結(jié)果質(zhì)量。對于那些越來越多地選擇可編程邏輯作為硬件平臺卻不太熟悉FPGA的設計人員來說,這些優(yōu)勢正是他們所需要的。
賽靈思DSP設計環(huán)境
XtremeDSP設計環(huán)境用于在賽靈思FPGA中實現(xiàn)利用MATLAB和Simulink軟件開發(fā)的DSP設計,主要由System Generator for DSP工具、AccelDSP綜合工具以及豐富的DSP知識產(chǎn)權(IP)內(nèi)核組成。與需要不同算法開發(fā)和RTL編碼步驟的分立式設計流程不同,System Generator for DSP提供了一個綜合的建模和驗證環(huán)境,從在Simulink中完成初的設計輸入直至終的FPGA設計收斂,整個流程非常平滑,不需要學習或使用傳統(tǒng)的RTL設計方法。AccelDSP綜合工具是一個基于MATLAB語言的工具,主要用于針對賽靈思FPGA的DSP模塊設計,可將浮點至定點轉(zhuǎn)換過程自動化、生成可綜合的VHDL或Verilog代碼,并為驗證過程創(chuàng)建測試基準向量。設計人員可以從MATLAB算法生成定點Cordially,++模型或System Generator模塊。
價格和供貨情況
System Generator for DSP工具和AccelDSP綜合工具單獨出售,單價分別為995美元和4,995美元,現(xiàn)在即可供貨。