對于業內觀察人士而言，自從現場可編程邏輯(FPGA)誕生以來，該技術的發展基本上就像是兩大可編程邏輯巨頭—Altera和賽靈思之間的一場意味盎然的“乒乓球比賽”。雖然市場上也還有其它競爭者，但引人注目的始終是舞臺中央的這兩大供應商。任何時候，只要Altera和賽靈思中的任何一方率先發布了某種具備更多邏輯、更大存儲容量、更多硬編碼宏的新的器件系列，另一方就會迅速跟進。
       長期以來，這兩個大玩家享受著略顯特權的地位，每一家公司都有其低端、低成本器件系列，并且都有其高端、高成本、高性能器件系列，而后者配備了嵌入式DSP宏、嵌入式處理器核及高速串行接口。這兩家公司曾經夢寐以求的另一種器件，就是標新立異的玩家異軍突起而推出的一種低成本高性能器件。
       帶來這種低成本高性能器件的就是萊迪斯(Lattice)半導體公司，它喜歡把自己稱為“FPGA市場中的第三勢力”。萊迪斯在2006年推出的低成本LatticeECP2器件據稱審慎地平衡了邏輯、存儲器、乘法器和DSP宏的組合，這也是導致賽靈思采取行動，在其低成本FPGA中增加DSP的一個因素；類似地，萊迪斯把高性能串行互連性能增加到其低成本器件系列中，幾乎肯定是造成Altera近宣布推出其Arria GX低成本的、基于收發器的FPGA的因素。
       當然，有一件真正讓萊迪斯脫穎而出的事就是其LatticeXP器件中所采用的混合閃存/SRAM技術。因基于SRAM的緣故，Altera和賽靈思提供的FPGA需要采用外部存儲器來保持它們的配置數據。相比之下，LatticeXP FPGA在其內部閃存中保存該數據；在上電的時候，通過對大塊數據的并行處理，該配置數據被拷貝到相應的SRAM配置單元之中。
       除了“快速啟動”和高安全性之外，萊迪斯的混合閃存/SRAM構造使之能夠從一個外部源把配置數據載入到閃存之中，與此同時，器件繼續運行，并且接著把這個新配置數據快速地拷貝到SRAM單元之中。另一方面，利用萊迪斯的FlashBAK技術，現在的SRAM配置的狀態也可以被拷貝回閃存之中。
       萊迪斯這些器件的不足是采用130nm工藝技術制造。相比而言，Altera和賽靈思早已進入90nm和65nm工藝節點時代。不過一輪的“乒乓球比賽”已經開始。萊迪斯宣布其LatticeXP2器件系列將開始供貨，這種第三代非易失性FPGA是采用與富士通公司聯合開發的90nm工藝生產的。
       圖：LatticeXP2支持快速啟動，具有高安全性。
       LatticeXP2具有增強的性能，它把邏輯容量提高一倍，達到40K查找表(LUT)。它增加了專用DSP模塊并把性能提高了25%。與此同時，它把單位功能的價格降低多達50%。
       該器件系列的功耗已經利用1.2V工藝技術進行了優化，據該公司透露，靜態功耗降低了33%。LatticeXP2器件還包含增強的設計安全性、RAM備份和現場升級能力，Lattice公司表示。該系列有5個成員，其4輸入LUT的容量從5K到40K。以18Kb雙口模塊提供的嵌入式模塊存儲器總共能提供885Kb的存儲器。對于小的中間結果暫存器，LUT也可以被轉換為小的分布式存儲器模塊。為了支持日益增長的普通DSP應用，多達12個sysDSP模塊提供了硬連線的高性能流水線“乘法和累加”功能。
       該系列器件還具有多達4個鎖相環，讓設計工程師能夠根據他們的設計需要調整并合成各種時鐘。與此同時，該器件系列的I/O容量范圍從86到540引腳，其靈活的I/O緩沖器支持的I/O標準，包括LVCMOS、SSTL、HSTL和低成本差分信令(LVDS)。
       如今，你聽到的那種“拍打”聲是萊迪斯發出的乒乓球通過球網飛速來回運動的聲音。