半導體行業面臨的基本問題是，為了保持質量，他們不得不在生產過程中進行一些先進的測試。130nm全速測試已經成為生產測試中的一個非常標準的部分，隨著客戶逐漸轉移到90和65納米，他們正在尋找其它類型的先進測試方法。具有所有先進測試模式和缺陷模式的完整解決方案對于改進缺陷檢測很必要。
測試質量
為了確保準確的測量，自動測試模式生成(ATPG)解決方案必須能在測試期間利用內部PLL時鐘。此外，處理錯誤和多周期路徑的能力對于確保的全速測試覆蓋率來說非常關鍵。針對某個設計內具有確定性測試的特定物理特性的面向DFM的測試也可能很重要。對全速測試有重要影響的一個問題是故障路徑。故障路徑會影響測試覆蓋范圍和壓縮。傳統的x處理方法也導致測試組中的未知狀態的數量大量增加，這會導致較低的壓縮率。
設計可以有很多故障路徑，必須對其考慮以避免使好的器件實效。一個好的解決方案會在圖樣生成期間跟蹤路徑，如果通過該路徑傳播，則將被標記為未知。這樣可以靜態測試所有其它的邏輯，這些邏輯或許正被饋入到目的觸發器來提供可能的全速覆蓋。在速測試之外，某些用戶期望通過使用布局信息來改善某些目標測試質量。
整個策略是通過DFM規則分析、關鍵區域分析，和可能的時序及/或余量分析來確定可能的缺陷位置，然后用特定的面向DFM測試來把這些位置確定為目標對象。其思想是將純粹的邏輯觀念轉換到某種能很好理解的物理設計、可能有哪些缺陷以及可能是那些方法。
當IC上的兩條線因為各種缺陷，包括工藝問題以及雜質導致短接到一起，就產生橋接故障。很多橋接故障可以通過使用粘接和轉換測試的組合方法來實現檢測。完成這個工作還有兩種輔助方法。種是一種確定性的方法，這種方法可以將可能的橋接項從版圖數據中獲得。產生測試圖形來檢測未確定的橋接。另一種方法是多次檢測，或者n次檢測ATPG，這種方法是一種統計方法，用來檢測未確定的橋接。利用這種方法，簡單的粘接故障被‘n’次確定為目標--每次分別確定故障。這種方法提高了檢測設計中潛在的橋接問題以及其它缺陷的機會。
還可以用另外一種依賴電容耦合來確定潛在的橋接的方法。盡管這種方法對于確定長的并行網絡效果好，但是可能會忽視掉很多潛在的特定功能的缺陷，這些缺陷會導致橋接故障。
測試壓縮
利用更先進的測試方法，測試質量將隨著技術而提高。從時間和數據存儲來說，更大型的測試運行起來更昂貴—這些測試對測試成本極大的增加可以通過使用測試壓縮解決方案來克服，這種解決方案能將高質量的測試壓縮成可管理和具有成本效益的大小。
嵌入式確定性測試(EDT)技術能產生高度壓縮的圖樣，而與傳統的ATPG方法的測試覆蓋率相同。此外，EDT邏輯對于設計路徑來說是非插入式的，可支持直接診斷，并提供高效的測試時間和數據量壓縮。行業內要求提供超過100倍的壓縮率，可推動實現將來超過1000倍的壓縮率。
改善測試質量意味著增加額外的測試圖樣，而額外的測試圖樣發生也意味著增加的運行時間。為了有效地改善測試質量，整個解決方案必須還能處理增加的測試數據量以及ATPG處理次數的增加。分布式ATPG現在能在故障仿真和圖樣生成上提供可伸縮的運行時間改進。
EDT技術增加的額外好處是支持基于塊的設計，其稱為模塊化EDT。它允許靈活地將壓縮掃描鏈與非壓縮鏈上的直接存取混合。這為處理可能出現在頂層的不同類型的IP模塊提供了更大的靈活性。這可以大大地降低頂層引腳的數量以及掃描所需要的連接數量。
存儲器測試
當前，嵌入式存儲器占到50%的硅片面積的情況并不鮮見，因此高質量的存儲器測試對于確保質量以及低DPM水平非常關鍵。目前有幾種用于測試嵌入式存儲器的商業解決方案。一個重要的要求是工具提供的測試質量，具有的測試算法選擇，以及全速測試的工作速度。
對于BIST產生以及插入也應該有完整的RTI級流支持。還應該有利用現成的掃描寄存器來在不增加任何額外電路的條件下，發送和接收存儲器測試圖形，這可以通過確定在成功傳遞到存儲器所需要的現有的邏輯上的掃描圖樣來實現。
制造診斷
由于掃描測試和掃描診斷在未來的故障分析和良率改善上將扮演越來越重要的角色，能從生產測試失敗記錄中直接診斷壓縮矢量的能力對于實現這些角色非常關鍵。壓縮圖形診斷的好處是實現圖4中描述的產品線診斷。一旦壓縮圖形產生，他們被直接應用到ATE；記錄故障文件并饋入到診斷引擎中。用戶可以查看該流程中的診斷結果。測試成本高，但是提供了非常有價值的故障分析信息，這些信息可以與物理缺陷相關聯起來。
本文小結
有兩個方面對于硅制造有更大的影響。個是低良率和新設計以及特性相關缺陷機制，測試對于確保質量來說尤其重要。需要更好、更有效的測試來保持足夠的質量(DPM)水平。其次，因為主要的良率損失機制正在從微粒類型的缺陷轉移到特性相關的缺陷，掃描測試和掃描診斷在故障分析和良率學習上越來越重要。