瑞薩科技公司(Renesas Technology Corp.)日前宣布，開發出一種可在32nm(納米)及以上工藝有效實現SRAM的技術，以用于集成在微處理器或SoC(系統級芯片)中的片上SRAM。
       新開發的技術采用SOI(絕緣硅)技術，可獨立控制基體電位，也就是構成SRAM的晶體管的三種襯底部分，從而顯著擴展SRAM的運行容限。
       對采用這一技術的65nm CMOS工藝的2Mb SRAM實驗制造和評估證實，與沒有使用該技術的器件相比，工作下限電壓可提高大約100mV。此外，讀取容限(靜態噪聲容限：SNM)——SRAM運行容限指標——可改善大約16%，寫入容限的改善大約為20%，同時晶體管的電氣特性變化可有大約19%的下降。
       SNM可隨工藝的優化而下降。不過，在32nm和22nm工藝仿真方面，已證實與沒有采用這一技術的器件相比，32nm SNM大約改善了27%，22nm大約為49%，這相當于實現了等于65nm工藝水平的SNM。因此可以說，這一技術履行了實現32nm及以上工藝SRAM的承諾。
       技術細節
       面對這個背景，瑞薩科技一在直追求瞄準32nm工藝及以上的技術發展，致力于6晶體管型SRAM電路的開發，它對微處理器和SoC極為重要，也容易受到變化的影響。這些技術已經在以下的案例中得到了開發和應用。
       (1)使用SOI
       制造變化需要原子級的控制，要減少這種變化極其困難。因此，當假定的制造變化發生時，抑制電氣特性變化的方法就顯得非常重要了，其中一種有效的方法是通過將一個電壓施加在襯底上來控制門限電壓。不過，利用體硅，多個晶體管通?？梢孕纬捎谠诠枰r底上創建的一個叫做井的區域當中。利用這個結構，該襯底電位被施加到多個晶體管上，因此要更準確地控制個別晶體管極其困難。另一方面，采用SOI技術，晶體管形成在一種絕緣體薄膜的硅層上，因此晶體管可以實現電氣絕緣，這是一種有助于對晶體管進行個別控制的易于實現的結構。此外，這個案例還使用了一種所謂部分耗盡SOI MOSFET(金屬氧化物硅場效應晶體管)來施加基體電位。
       (2)采用混合溝道隔離結構
       混合溝道隔離結構是一種采用瑞薩專有技術的用于薄膜SOI器件的單元隔離結構。這種混合溝道隔離結構具有可完全消除SOI層的全溝道隔離能力，以及通過使薄SOI層保持在隔離的氧化物薄膜之下，使之可能在每個晶體管上施加不同體電位的部分溝道隔離來控制體電壓的能力。
       (3)體電位的獨立和動態控制技術
       通過獨立控制SRAM元件晶體管的體電位，以及動態地滿足諸如讀寫等SRAM操作可以增加運行容限。6晶體管型SRAM元件由兩組晶體管組成，每組包括三種晶體管(訪問、驅動器和負載)。在這個案例中，為了有利于SRAM讀寫，開發了一種可以通過以下幾種連接控制每個晶體管體電位的技術，以改善運行容限。
       (a)NMOS通過字線訪問晶體管和進行驅動晶體管控制
       在一次SRAM的讀寫操作中一個字線為正電位。通過把一個基體連接到一個字線，字線的正電位可施加到一次寫操作的基體。因此，訪問晶體管(NMOS)的門限電壓下降，出現一個大電流流動，以改善寫入容限。
       (b)通過電源線進行PMOS負載晶體管控制
       負載晶體管(PMOS)連接一條電源線，讀操作時的電源線電位比寫操作時稍微低一些。利用這種方法，負載晶體管門限電壓可在讀操作時降低，利用引導電流(facilitating current flow)來防止數據損失。此外，如(a)所述，由于正電位被施加到驅動晶體管的基體上，門限電壓下降，讀輸入電壓被降低。這些控制功能有助于實現讀取容限的改善。