半導(dǎo)體設(shè)計和驗(yàn)證軟件供應(yīng)商Synplicity公司和Actel公司日前宣布擴(kuò)大兩家公司之間的OEM協(xié)議范圍，按照這個長達(dá)數(shù)年的協(xié)議條款，Actel有權(quán)向其客戶提供Synplify Pro、Identify和Synplify DSP軟件解決方案，作為其Libero集成開發(fā)環(huán)境(IDE)的組成部分。這份擴(kuò)充協(xié)議將使得Actel客戶可在未來享用Synplicity的創(chuàng)新物理綜合技術(shù)。 
       這項(xiàng)擴(kuò)充的OEM協(xié)議充分發(fā)揮了兩家公司的優(yōu)勢，提升了FPGA設(shè)計人員的體驗(yàn)。據(jù)Synplicity表示，該公司在FPGA綜合工具市場和技術(shù)領(lǐng)域的市場占有率達(dá)67%，Actel則致力于提供創(chuàng)新的單芯片F(xiàn)PGA解決方案。Actel和Synplicity已通過緊密的協(xié)作，將Synplicity的開發(fā)工具集成在Actel的LiberoIDE中。Actel是一家提供Synplify Pro軟件的FPGA廠家。 
       該協(xié)議同時增強(qiáng)了Actel的硬件調(diào)試能力，在Libero IDE的Gold(金)和Platinum(白金)版本中加入Identify RTL調(diào)試工具。Identify是以調(diào)試為核心的驗(yàn)證工具，使設(shè)計人員能以類仿真的形式探察上電運(yùn)行中的FPGA，從而以快的速度發(fā)現(xiàn)設(shè)計中的錯誤。Identify RTL調(diào)試工具是讓FPGA設(shè)計人員在RTL源代碼中直接進(jìn)行功能開發(fā)和調(diào)試的軟件工具。 
       對于DSP系統(tǒng)的設(shè)計人員而言，將Synplicity的Synplify DSP軟件集成在Libero IDE中，可實(shí)現(xiàn)從Mathworks的Simulink設(shè)計環(huán)境到RTL設(shè)計的完美流程。Synplify DSP采用專有的系統(tǒng)級綜合算法，自動生成高度優(yōu)化的RTL代碼，可用于邏輯綜合，并無需使用需要預(yù)先進(jìn)行手工編碼且容易出錯和耗費(fèi)時間的方法，這些方法需要在DSP算法工程人員和RTL硬件設(shè)計人員之間進(jìn)行無數(shù)次的迭代。
關(guān)于Libero集成設(shè)計環(huán)境(IDE) 
       Actel的Libero IDE提供來自的第三方EDA供應(yīng)商的軟件工具和由Actel定制開發(fā)的工具，集成至單一FPGA開發(fā)套件中。Libero工具套裝支持混合模式設(shè)計輸入，讓設(shè)計人員可選擇在設(shè)計中將VHDL或Verilog HDL語言模塊與原理圖模塊混合起來。 
       Actel提供豐富的軟件系列，作為Libero IDE的組成部分。Platinum版本軟件的Windows版價格為2,495美元，Unix版則為4,995美元。此外，Identify RTL調(diào)試工具在免費(fèi)的Gold版Libero IDE中提供。