ARM與臺積電日前簽署一項協(xié)議，將雙方的長期合作關系擴充至開發(fā)一套全新的ARM Advantage產(chǎn)品。該產(chǎn)品作為Artisan實體IP系列產(chǎn)品的一部份，用來支持TSMC的65納米和45納米制程。通過該協(xié)議，用戶可以從ARM Access Library Program獲得針對TSMC先進技術(shù)的ARM Advantage產(chǎn)品。   
    
       ARM Advantage IP提供高速、低功耗的性能表現(xiàn)，滿足消費電子、通訊和網(wǎng)絡市場眾多應用的需求。Advantage標準單元包括功耗管理工具套件，實現(xiàn)動態(tài)和漏泄功耗節(jié)省技術(shù)，例如時脈閘控、多電壓分離和電能閘控等。它還提供五個Advantage儲存編譯器，提供相似的先進功耗節(jié)省特色。該產(chǎn)品套件在擴充了的電壓范圍內(nèi)對時脈和功耗作了特殊設置，使得設計師可以完成多電壓設計精確仿真。       

       此外，ARM還將發(fā)布TSMC Nexsys I/O產(chǎn)品，因而提供完整的實體IP。Advantage IP包含了ARM廣泛的views和模型集，提供了與眾多業(yè)界的EDA工具的整合。這些views在廣泛的執(zhí)行條件下可以為Advantage產(chǎn)品提供功能、時脈和功耗資訊，使得設計師可以在SoC中實現(xiàn)能夠積極控制動態(tài)和漏泄功耗的復雜功耗管理系統(tǒng)。 　

       據(jù)稱臺積電認為，2006年65納米產(chǎn)品將會有一個爆發(fā)式的成長。該公司每兩個月會激活65納米的原型驗證試驗線，幫助客戶和EDA、IP和庫供貨商就他們的設計進行原型試驗和驗證。臺積電65納米NexsysSM技術(shù)是其同時采用了銅互連和low-k絕緣技術(shù)的第三代半導體制程。它是一個9層金屬制程，核電壓1.0或1.2V，I/O電壓1.8，2.5或3.3V。        

       與臺積電現(xiàn)有的90nm Nexsys制程相較，這項新制程技術(shù)可以將使標準單元閘的密度倍增。它同時還有很具競爭力的六晶體SRAM和單晶體嵌入式DRAM這兩種儲存單元尺寸。此外，該技術(shù)還包括支持模擬和無線設計混合訊號和無線電頻率功能，支持邏輯和儲存整合的嵌入式高密度儲存，以及支持客戶加密需求的電子保險絲選項功能。