過往需多顆芯片才能組構的運算系統，現在透過半導體的整合工藝，單一SoC芯片即可實現，但無論用多顆芯片構成的系統，還是用單顆芯片就實現的系統，系統中都包含各種屬性、功效電路，而在SoC需求愈來愈普遍，同時內部設計愈形復雜后，芯片公司已難完全以自力、自主完成SoC設計，若完全自力設計，則電路的設計、驗證過程費時更，影響SoC上市時間與研發成本。
為能用更簡便、快速方式完成SoC設計，半導體產業衍生新經營型態的公司，稱為IP Provider(硅知識產權供貨商)，IP Provider只專注于芯片內各功效電路研發設計，并將功效電路設計成果授權給其它業者使用，而技術授權費或芯片量產后的權利金，就成了IP Provider的主要收益來源。
不過，并不是只有IP Provider才能授權芯片的功效電路設計，半導體產業中其它經營型態業者，也提供類似服務，包括整合裝置制造商(IDM)、
晶圓代工廠(Foundry)、無晶圓廠的芯片公司(Fabless)、芯片設計服務業者(Design House)、以及電路設計自動化的工具供貨商(EDA Vendor)等也多有提供，差別只在于專營與兼營，IP Provider屬專營業者，其余各種型態的業者屬于兼營。
事實上硅知識產權概念初來自Foundry，Foundry業者為讓投單客戶芯片電路設計可盡快投產，所以向客戶提供現成、已完成各項驗證的功效電路設計，當這類型的設計累積數量夠多后，才逐漸開展出更高層次的硅知識產權產業。
處理器IP是SoC的核心
了解IP能簡化、加速SoC設計后。如今的SoC，芯片內多半會使用1個或1個以上的IP，在用及各種IP中，又以控制器、處理器的IP為基礎與關鍵。每顆SoC設計之初就要決定控制器/處理器架構，此等于決定SoC的核心設計，接著才能決定外圍功效電路，才能完成SoC整體設計。
也因為控制器/處理器的需求基礎、普遍，所以如英ARM(安謀國際)、美國MIPS(美普思)等業者在硅知識產權業界中相當活躍，因為ARM、MIPS等皆以處理器的IP授權為主業務。今日多數SoC均直接使用ARM、MIPS業者授權的處理器IP，已少有完全自力設計的SoC執行核心。
圖 英國ARC公司可組態性處理器IP的展望規劃圖(Roadmap)，圖上半年為ARC 700系列的展望規劃，下半年則為600系列的展望規劃。
Soft IP與Hard IP之別
雖然IP可以加速SoC設計，但進一步還要了解IP層次，大體而言IP可分成Soft IP與Hard IP 2個層次；Soft IP是偏向電路功效邏輯層面設計，而Hard IP則是除了具備電路功效邏輯外，連帶已完成芯片實際投產前的實體性電路設計。
如果SoC業者期望對IP部分電路設計能有較高的再修改性，或者是更高度的電路設計整合，則必須選擇Soft IP，反之Hard IP難以再修改，整合度也有限。不過Hard IP設計完成度較高，已經完成邏輯、實體2部分的設計，相對的Soft IP僅完成前期性的功效邏輯，所以就SoC整體設計的加速性而言，此方面Hard IP優于Soft IP。(附注2)
Soft IP的調修彈性仍有其限
所以，若為了追求較高的設計彈性，則必須選擇Soft IP，但即便是Soft IP模式，其設計彈性也有限。以處理器IP來說，多數的處理器IP其處理架構均已經固定，如處理器內有多少個緩存器、管線階數等，雖技術上依然可以對這些架構再行調修，但IP的授權業者通常不樂見、甚至不允許這么做，因為對架構進行調整將會阻礙執行軟件的移植性與兼容性。
因此，提供處理器IP的業者，通常實行另一種作法，那就是提供多種型款(但各款的設計架構皆已固定)的處理器IP讓客戶選擇，若客戶認為某款的IP不合用，則可以再評估另一款IP，直到選定貼近需求的款式為止。
可組態性處理器IP的意涵
用多種型款的現成固定式設計，來因應客戶對處理器IP的各種不同需求，這是目前較普遍的作法，事實上ARM、MIPS、PowerPC等皆是如此。然而業界也有另一種作法，就是提供更高度的彈性設計，此稱為可組態性處理器(Configurable Processor)。
可組態性處理器，是SoC設計者可以決定處理器的細節設計，包括增/減緩存器、執行單元、指令數...等設計，借以建構出更合乎需求的處理器核心。如此，可組態性處理器IP，提供更高度的設計彈性，目前以可組態性著稱的處理器IP，主要有英國ARC公司的ARC 600、ARC 700核心，以及美國Tensilica公司的Xtensa 7、Xtensa LX2核心。
要注意的是，此類IP雖提供可組態性，但并不表示處理器內的任何環節都可重新調整，仍有其不變的主架構存在，倘若各環節都可以再行調修，此已等于是的自主設計，如此就沒有向外取得IP授權的必要。